connect ip 文章進(jìn)入connect ip技術(shù)社區(qū)

全新Arm IP Explorer平臺(tái)助力SoC架構(gòu)師與設(shè)計(jì)廠商加速IP選擇

Arm 推出全新 Arm IP Explorer 平臺(tái)，該平臺(tái)是一套由 Arm 提供的云平臺(tái)服務(wù)，旨在為基于 Arm 架構(gòu)設(shè)計(jì)系統(tǒng)的硬件工程師與 SoC 架構(gòu)師，加速其 IP 選擇和 SoC 設(shè)計(jì)，為 IP 選擇流程帶來(lái)躍階式的效率提升，進(jìn)而有效提高其開發(fā)和生產(chǎn)效率。為了加快產(chǎn)品推向市場(chǎng)，搶占商機(jī)，能在 SoC 設(shè)計(jì)流程的任一環(huán)節(jié)中提速都至關(guān)重要。Arm全新推出的 Arm IP Explorer 在針對(duì)用戶選擇 IP 的痛點(diǎn)進(jìn)行流程優(yōu)化，通過(guò)探索、設(shè)計(jì)和分享三方面的多樣功能達(dá)到效率提升?！?nbsp;&n
關(guān)鍵字： Arm IP Explorer

大聯(lián)大品佳集團(tuán)推出基于芯唐科技產(chǎn)品的IP CAM方案

2023年7月6日，致力于亞太地區(qū)市場(chǎng)的國(guó)際領(lǐng)先半導(dǎo)體元器件分銷商---大聯(lián)大控股宣布，其旗下品佳推出基于芯唐科技（Nuvoton）MA35D1芯片的IP CAM方案。圖示1-
關(guān)鍵字：大聯(lián)大品佳芯唐 IP CAM

新思科技與三星擴(kuò)大IP合作,加速新興領(lǐng)域先進(jìn)SoC設(shè)計(jì)

摘要：●? ?新思科技接口IP適用于USB、PCI Express、112G以太網(wǎng)、UCIe、LPDDR、DDR、MIPI等廣泛使用的協(xié)議中，并在三星工藝中實(shí)現(xiàn)高性能和低延遲●? ?新思科技基礎(chǔ)IP，包括邏輯庫(kù)、嵌入式存儲(chǔ)器、TCAM和GPIO，可以在各先進(jìn)節(jié)點(diǎn)上提供行業(yè)領(lǐng)先的功耗、性能和面積（PPA）●? ?新思科技車規(guī)級(jí)IP集成到三星的工藝中，有助于確保ADAS、動(dòng)力總成和雷達(dá)SoC的長(zhǎng)期運(yùn)行并提高可靠性●? ?三星工藝中
關(guān)鍵字：新思科技三星 IP SoC設(shè)計(jì)

PXI CONNECT 2023（PXI技術(shù)盛會(huì)）成功舉辦

2023年6月28日簡(jiǎn)儀科技在北京成功舉辦了PXI CONNECT 2023 PXI技術(shù)交流盛會(huì)。這次活動(dòng)聚焦PXI技術(shù)和產(chǎn)品的最新發(fā)展，為測(cè)試測(cè)量工作提供價(jià)值參考，并再次詳細(xì)介紹了由簡(jiǎn)儀提出的銳視測(cè)控平臺(tái)-一個(gè)在中國(guó)逐步完善的自主測(cè)試測(cè)量生態(tài)圈。活動(dòng)云集了上百位業(yè)內(nèi)專家和工程師，共同探討PXI技術(shù)的發(fā)展和應(yīng)用。簡(jiǎn)儀科技創(chuàng)始人陳大龐博士做了《生態(tài)圈在模塊儀器應(yīng)用中的重要性》的主題報(bào)告，中科采象研發(fā)經(jīng)理解立坤介紹了基于PXIe平臺(tái)的高速瞬態(tài)信號(hào)記錄儀，聚星儀器創(chuàng)始人邵暉博士分享了聚星儀器為國(guó)家科技創(chuàng)新提供
關(guān)鍵字：簡(jiǎn)儀科技 PXI CONNECT 測(cè)試測(cè)量

Dolphin Design推出用于聲音分類的創(chuàng)新IP,可減少99%的功耗

Dolphin Design是提供電源管理、音頻和處理器以及ASIC設(shè)計(jì)服務(wù)的半導(dǎo)體IP解決方案的領(lǐng)導(dǎo)者，今天宣布推出WhisperExtractor，這是一個(gè)改變游戲規(guī)則的混合信號(hào)IP，用于支持語(yǔ)音和音頻的SoC。WhisperExtractor IP能夠以μW級(jí)別的功耗實(shí)現(xiàn)語(yǔ)音和聲音分類，為突破性的在線語(yǔ)音用戶界面和在線聲音檢測(cè)鋪平道路。該IP增強(qiáng)了旨在實(shí)現(xiàn)關(guān)鍵詞識(shí)別（KWS）、自動(dòng)語(yǔ)音識(shí)別（ASR）、自然語(yǔ)言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類應(yīng)用。WhisperExtracto
關(guān)鍵字： Dolphin Design 聲音分類 IP

Dolphin Design推出用于聲音分類的創(chuàng)新IP，可減少99%的功耗

2023年6月28日，格勒諾布爾。Dolphin Design是提供電源管理、音頻和處理器以及ASIC設(shè)計(jì)服務(wù)的半導(dǎo)體IP解決方案的領(lǐng)導(dǎo)者，今天宣布推出WhisperExtractor，這是一個(gè)改變游戲規(guī)則的混合信號(hào)IP，用于支持語(yǔ)音和音頻的SoC。WhisperExtractor IP能夠以μW級(jí)別的功耗實(shí)現(xiàn)語(yǔ)音和聲音分類，為突破性的在線語(yǔ)音用戶界面和在線聲音檢測(cè)鋪平道路。該IP增強(qiáng)了旨在實(shí)現(xiàn)關(guān)鍵詞識(shí)別（KWS）、自動(dòng)語(yǔ)音識(shí)別（ASR）、自然語(yǔ)言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類應(yīng)
關(guān)鍵字： Dolphin Design 聲音分類 IP

CEVA將在上海世界移動(dòng)通信大會(huì)展示消費(fèi)類電子用芯片和軟件IP

全球領(lǐng)先的無(wú)線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA, Inc.（納斯達(dá)克股票代碼：CEVA）參加2023年6月28至30日在上海舉辦的世界移動(dòng)通信大會(huì)。在這次展會(huì)上，CEVA團(tuán)隊(duì)將與SoC和OEM客戶面對(duì)面溝通交流，探討最新的技術(shù)創(chuàng)新，并介紹如何充分利用CEVA IP開發(fā)無(wú)線連接和智能感知應(yīng)用以實(shí)現(xiàn)產(chǎn)品設(shè)計(jì)目標(biāo)。 CEVA將在行政會(huì)議室展示用于邊緣AI、5G、計(jì)算機(jī)視覺(jué)、空間音頻(spatial-audio)和物聯(lián)網(wǎng)連接的最新解決方案，包括： ● 邊緣AI推
關(guān)鍵字： CEVA 上海世界移動(dòng)通信大會(huì) IP

Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

3nm 時(shí)代來(lái)臨了！Cadence 在 2023 年 TSMC 北美技術(shù)研討會(huì)期間發(fā)布了面向臺(tái)積電 3nm 工藝（N3E）的 112G 超長(zhǎng)距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產(chǎn)品的新成員。在后摩爾時(shí)代的趨勢(shì)下，F(xiàn)inFET 晶體管的體積在 TSMC 3nm 工藝下進(jìn)一步縮小，進(jìn)一步采用系統(tǒng)級(jí)封裝設(shè)計(jì)（SiP）。通過(guò)結(jié)合工藝技術(shù)的優(yōu)勢(shì)與 Cadence 業(yè)界領(lǐng)先的數(shù)字信號(hào)處理（DSP）SerDes 架構(gòu)，全新的 112G-ELR
關(guān)鍵字： Cadence TSMC 3nm工藝 SerDes IP

芯原股份：公司的神經(jīng)網(wǎng)絡(luò)處理器IP系列產(chǎn)品可廣泛適用于AIoT、智慧汽車等應(yīng)用場(chǎng)景

2023年5月8日，芯原股份（688521.SH）在互動(dòng)平臺(tái)表示，芯原用于人工智能的神經(jīng)網(wǎng)絡(luò)處理器IP（NPU）業(yè)界領(lǐng)先，已經(jīng)在10多個(gè)領(lǐng)域、60多家客戶的110多款芯片中被采用。根據(jù)目前市場(chǎng)的需求，芯原基于自身神經(jīng)網(wǎng)絡(luò)處理器IP可伸縮可擴(kuò)展的特性，已發(fā)展了覆蓋從高性能云計(jì)算到低功耗邊緣計(jì)算的垂直解決方案；同時(shí)還推出了從攝像頭輸入到顯示器輸出的完整智能像素解決方案。因此，在人工智能領(lǐng)域，芯原的神經(jīng)網(wǎng)絡(luò)處理器IP系列產(chǎn)品可廣泛適用于包括智慧物聯(lián)網(wǎng)（AIoT）、智慧汽車、智慧可穿戴、智慧家居、視頻數(shù)據(jù)中心、智
關(guān)鍵字：芯原股份 IP 神經(jīng)網(wǎng)絡(luò)處理器IP

楷登電子成功流片基于臺(tái)積電N3E工藝的16G UCIe先進(jìn)封裝IP

近日，楷登電子（Cadence）宣布基于臺(tái)積電3nm（N3E）工藝技術(shù)的Cadence? 16G UCIe? 2.5D先進(jìn)封裝IP成功流片。該IP采用臺(tái)積電3D Fabric? CoWoS-S硅中介層技術(shù)實(shí)現(xiàn)，可提供超高的帶寬密度、高效的低功耗性能和卓越的低延遲，非常適合需要極高算力的應(yīng)用。據(jù)悉，楷登電子目前正與許多客戶合作，來(lái)自N3E測(cè)試芯片流片的UCIe先進(jìn)封裝IP已開始發(fā)貨并可供使用。這個(gè)預(yù)先驗(yàn)證的解決方案可以實(shí)現(xiàn)快速集成，為客戶節(jié)省時(shí)間和精力。
關(guān)鍵字：楷登電子臺(tái)積電 N3E UCIe 先進(jìn)封裝 IP

為什么嵌入式FPGA（eFPGA）IP是ADAS應(yīng)用的理想選擇？

提高汽車電氣化和自動(dòng)駕駛的一個(gè)主要方面是先進(jìn)駕駛輔助系統(tǒng)（ADAS）的普及。如今，這些系統(tǒng)正迅速應(yīng)用于市場(chǎng)上幾乎所有的車輛，而且隨著技術(shù)的成熟，這一趨勢(shì)只會(huì)持續(xù)下去。然而，隨著技術(shù)的發(fā)展，ADAS設(shè)計(jì)人員面臨的硬件挑戰(zhàn)變得越來(lái)越復(fù)雜。在本文中，我們將介紹ADAS的硬件需求，F(xiàn)PGA如何填補(bǔ)這些空白，以及為什么eFPGA IP將成為下一個(gè)ADAS硬件趨勢(shì)。ADAS的硬件要求ADAS在現(xiàn)代汽車中的發(fā)展給底層硬件帶來(lái)了一些嚴(yán)峻的挑戰(zhàn)。在像ADAS這樣的關(guān)鍵任務(wù)應(yīng)用中，最重要的目標(biāo)是確保車輛乘員的安全。這個(gè)目標(biāo)要
關(guān)鍵字：嵌入式FPGA eFPGA IP ADAS

ASICLAND為汽車、AI企業(yè)和AI邊緣SoC應(yīng)用選擇Arteris IP

加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統(tǒng)（SoC）創(chuàng)建的領(lǐng)先系統(tǒng) IP 提供商Arteris, Inc.（納斯達(dá)克股票代碼：AIP），今天宣布 ASICLAND 已獲得具有汽車安全完整性等級(jí) ASIL B 和 AI 選項(xiàng)的Arteris FlexNoC授權(quán)。該技術(shù)將被用于汽車的主系統(tǒng)總線和各種應(yīng)用的AI SoC之中。ASICLAND是一家領(lǐng)先的ASIC半導(dǎo)體和SoC設(shè)計(jì)服務(wù)公司。該公司為5nm，7nm，12nm，16nm和28nm處理器開發(fā)了許多具有復(fù)雜技術(shù)的半導(dǎo)體產(chǎn)
關(guān)鍵字： ASICLAND SoC Arteris IP

IAR Embedded Secure IP保障產(chǎn)品開發(fā)后期安全性

憑借IAR的全新安全解決方案，嵌入式開發(fā)人員即使是在軟件開發(fā)過(guò)程的后期階段，也能輕松地為現(xiàn)有應(yīng)用植入可靠的安全性，并直接投入生產(chǎn)瑞典烏普薩拉–2023年4月13日–嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者IAR宣布推出IAR Embedded Secure IP解決方案，以幫助開發(fā)者即使在產(chǎn)品項(xiàng)目周期的后期，也能夠?yàn)槠涔碳?yīng)用植入嵌入式安全方案。通過(guò)IAR Embedded Secure IP解決方案，軟件經(jīng)理、工程師和項(xiàng)目經(jīng)理可以在設(shè)計(jì)過(guò)程中的任何階段，甚至是生產(chǎn)和制造階段，以獨(dú)特、靈活且安全的方式快速升級(jí)他們
關(guān)鍵字： IAR Embedded Secure IP 開發(fā)后期安全性

Nordic半導(dǎo)體宣布可利用現(xiàn)有nRF Connect SDK和nRF52840多協(xié)議SoC構(gòu)建Amazon Sidewalk設(shè)備

Amazon Sidewalk是零連接成本的“社區(qū)”無(wú)線物聯(lián)網(wǎng)網(wǎng)絡(luò)，它借助普遍的Amazon Echo和Ring智能家居設(shè)備作為網(wǎng)關(guān)（稱為Sidewalk Bridge），提供短距離藍(lán)牙和長(zhǎng)距離“鄰里范圍” 的1GHz以下無(wú)線連接。Nordic 半導(dǎo)體的藍(lán)牙無(wú)線技術(shù)再次一馬當(dāng)先，參與了無(wú)線物聯(lián)網(wǎng)領(lǐng)域巨大行業(yè)發(fā)展商機(jī)：Amazon Sidewalk。即日起，開發(fā)人員可以立即使用Nordic屢獲獎(jiǎng)項(xiàng)的nRF52840低功耗藍(lán)牙系統(tǒng)級(jí)芯片（SoC）和nRF Connect SDK來(lái)開始構(gòu)建同類最佳的Amazon
關(guān)鍵字： Nordic nRF Connect SDK Amazon Sidewalk

瑞薩電子推出業(yè)界首款用于動(dòng)態(tài)軟件開發(fā)且基于云的系統(tǒng)開發(fā)工具Quick-Connect Studio

全球半導(dǎo)體解決方案供應(yīng)商瑞薩電子近日宣布，推出基于云的全新突破性在線物聯(lián)網(wǎng)系統(tǒng)設(shè)計(jì)平臺(tái)Quick-Connect Studio，幫助用戶能夠以圖形方式構(gòu)建硬件和軟件，從而快速驗(yàn)證原型并加速產(chǎn)品開發(fā)。當(dāng)前的軟件開發(fā)流程十分繁瑣——工程師需要研究并定義項(xiàng)目、收集設(shè)備信息及要求、布局硬件、開發(fā)軟件，并測(cè)試和迭代，直到產(chǎn)品準(zhǔn)備完成發(fā)布到市場(chǎng)。這一過(guò)程通常按順序進(jìn)行，每個(gè)步驟都需要付出大量時(shí)間。對(duì)于新產(chǎn)品的開發(fā)而言，軟件部分的開發(fā)是消耗最多的階段，其開發(fā)過(guò)程是否順利，成為決定整個(gè)系統(tǒng)成敗的關(guān)鍵因素。借助瑞薩首創(chuàng)的Q
關(guān)鍵字：瑞薩動(dòng)態(tài)軟件開發(fā) 基于云的系統(tǒng)開發(fā)工具 Quick-Connect Studio