cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

傳授新手如何學(xué)習(xí)FPGA?

PGA作為一種高新技術(shù)，由于其結(jié)構(gòu)的特殊性，可以重復(fù)編程，開(kāi)發(fā)周期較短，越來(lái)越受到電子愛(ài)好者的青睞，其應(yīng)用已經(jīng)逐漸普及到了各行各業(yè)。因此，越來(lái)越多的電子愛(ài)好者想盡快掌握這門技術(shù)進(jìn)入該領(lǐng)域。筆者從2007年初
關(guān)鍵字： FPGA

基于FPGA的非線性調(diào)頻信號(hào)脈沖壓縮的實(shí)現(xiàn)

隨著現(xiàn)代電子技術(shù)和飛行技術(shù)的發(fā)展，對(duì)雷達(dá)的作用距離、分辨能力、測(cè)量精度和單值性等性能指標(biāo)提出越來(lái)越高的要求，因此雷達(dá)信號(hào)形式的選擇和信號(hào)處理的方式起著重要作用。在脈沖壓縮技術(shù)中，雷達(dá)所使用的發(fā)射信號(hào)波
關(guān)鍵字： FPGA 非線性調(diào)頻信號(hào) 脈沖壓縮

基于FPGA軟核的參數(shù)可變的壓力測(cè)試系統(tǒng)設(shè)計(jì)

在爆炸場(chǎng)壓力測(cè)試中，沖擊波超壓峰值隨著彈藥的當(dāng)量和到爆心距離的變化十分顯著。傳統(tǒng)測(cè)試系統(tǒng)的測(cè)試參數(shù)難以更改，靈活性差，往往需要重新設(shè)計(jì)電路以滿足不同測(cè)試要求。為了提高測(cè)試系統(tǒng)的靈活性及電路復(fù)用性，設(shè)計(jì)了基于可配置FPGA軟核的測(cè)試系統(tǒng)。通過(guò)調(diào)用并修改可移植軟核，以實(shí)現(xiàn)系統(tǒng)的快速設(shè)計(jì)，通過(guò)靈活設(shè)置測(cè)試參數(shù)完成不同測(cè)試任務(wù)。對(duì)系統(tǒng)準(zhǔn)確性進(jìn)行了驗(yàn)證，應(yīng)用到靜爆試驗(yàn)中，有效獲得了壓力數(shù)據(jù)。
關(guān)鍵字： FPGA 軟核沖擊波存儲(chǔ)測(cè)試

ECP3 FPGA系列:AMC評(píng)估開(kāi)發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18times;18乘法
關(guān)鍵字： AMC ECP3 FPGA

用于VHDL的DRAM控制器設(shè)計(jì)

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)
關(guān)鍵字： 80C186XL CPLD DRAM控制器 VHDL

嵌入式閃存成就MAX 10 FPGA的系統(tǒng)價(jià)值

30年的低成本創(chuàng)新中國(guó)有句俗話叫“30年河?xùn)|，30年河西”，Altera在1984年發(fā)布了第一款非易失PLD EP300器件，30年間，可編程器件在性能上不斷發(fā)展甚至挑戰(zhàn)摩爾定律，工藝技術(shù)也有了長(zhǎng)足的進(jìn)步，電子設(shè)計(jì)領(lǐng)
關(guān)鍵字： MAX10 FPGA 嵌入式閃存 Altera

基于CPLD／FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院上海 200093)0 引言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
關(guān)鍵字： VHDL CPLD／FPGA 電路設(shè)計(jì) 優(yōu)化

FPGA與CPLD的辨別和分類

FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
關(guān)鍵字： FPGA CPLD 辨識(shí)

基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)生
關(guān)鍵字：嵌入式系統(tǒng) DRAM控制器 CPLD

拆解安捷倫電源/測(cè)量單元(SMU)

Dave Jones在5年時(shí)間里，上傳了超過(guò)600個(gè)電子類的視頻。在每周二，Jones會(huì)拆解一個(gè)不錯(cuò)的設(shè)備(當(dāng)然，有時(shí)候沒(méi)有那么好)，Jones并不是簡(jiǎn)單地把盒子破壞、打開(kāi)，他會(huì)用他豐富的電子設(shè)計(jì)知識(shí)來(lái)說(shuō)明這個(gè)設(shè)備是怎么設(shè)計(jì)
關(guān)鍵字：拆解 FPGA CPLD Xilinx 安捷倫

基于CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

引言隨著電子技術(shù)的發(fā)展，對(duì)遙測(cè)信號(hào)的幀結(jié)構(gòu)的可編程度、集成度的要求越來(lái)越高，用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場(chǎng)試驗(yàn)任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
關(guān)鍵字： CPLD 時(shí)間統(tǒng)一系統(tǒng) IRIG－B碼

DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

1 概述輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行，
關(guān)鍵字： DSP CPLD 輸電線路氣象監(jiān)測(cè)

基于數(shù)字電位計(jì)的X射線探測(cè)器偏壓調(diào)節(jié)

針對(duì)某X射線探測(cè)器輸出信號(hào)增益需不斷調(diào)節(jié)以滿足后續(xù)信號(hào)采集電路的輸入范圍，其偏置電壓需要精細(xì)調(diào)節(jié)，文章采用數(shù)字電位計(jì)和FPGA設(shè)計(jì)了X射線探測(cè)器偏置電壓調(diào)節(jié)系統(tǒng)。闡述了所選數(shù)字電位計(jì)的參數(shù)、特點(diǎn)及內(nèi)部結(jié)構(gòu)，在此基礎(chǔ)上給出了系統(tǒng)的設(shè)計(jì)方案。文章中FPGA采用SPI通信方式對(duì)數(shù)字電位計(jì)進(jìn)行配置實(shí)現(xiàn)電阻100KΩ共256檔的調(diào)節(jié)，最終給出實(shí)際測(cè)試結(jié)果，驗(yàn)證了采用數(shù)字電位計(jì)實(shí)現(xiàn)偏壓調(diào)節(jié)的靈活性。
關(guān)鍵字： X射線探測(cè)器反向偏壓調(diào)節(jié) 數(shù)字電位計(jì) SPI FPGA

硬核浮點(diǎn)DSP的FPGA或取代高性能計(jì)算GPGPU

近來(lái)，Altera公司推出業(yè)界首款浮點(diǎn)FPGA，它集成了硬核IEEE754兼容浮點(diǎn)運(yùn)算功能，提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。據(jù)悉，硬核浮點(diǎn)DSP模塊集成在Altera20nmArria10FPGA和SoC中，以及14nmStratix10FPGA和SoC
關(guān)鍵字： DSP FPGA 數(shù)字信號(hào)處理

FPGA內(nèi)建處理器加速軟硬協(xié)同設(shè)計(jì)速度

在所謂的嵌入式設(shè)計(jì)領(lǐng)域，F(xiàn)PGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營(yíng)之一，但隨著ARM的開(kāi)疆辟土，ARM在嵌入式領(lǐng)域也有相當(dāng)優(yōu)異的成績(jī)表現(xiàn)。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言，在產(chǎn)業(yè)界里，同時(shí)具備ARM處理器、PLD與
關(guān)鍵字： FPGA 處理器軟硬協(xié)同