<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進入cpld／fpga技術社區(qū)

華為公司確認萊迪思為“核心合作伙伴”

　　美國俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導體公司(NASDAQ: LSCC)今日宣布電信網絡解決方案的全球領導者華為技術有限公司已確認萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質量、交貨、技術合作和服務是確認萊迪思為核心合作伙伴的主要原因。特別是，華為已經注意到萊迪思的設計支持和服務在供應商之中是最好的。　　在中國深圳舉行的華為2011年度核心合作伙伴會議上，確認萊迪思為核心合作伙伴。在這個活動中，華為公司授予獎項的一些公司是從一千多個供應商
關鍵字：萊迪思 FPGA

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

全球可編程平臺領導廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結合在一起。Virtex-7 X690T FPGA，是7 系列產品中首款可滿足先進高性能有線通信應用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴展、易于實現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
關鍵字：賽靈思 FPGA Virtex-7

基于DSPBuilder的FIR濾波器的系統(tǒng)設計

電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字： DSPBuilder FIR濾波器 FPGA Simulink

基于DSP的高速激光標記控制系統(tǒng)

電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字： DSP 激光標記 CPLD 控制系統(tǒng)

基于CPLD的LED顯示屏控制系統(tǒng)的設計

摘要：文章主要闡述以單片機+CPLD的方案進行的LED大屏幕顯示控制系統(tǒng)的設計。以單片機作為系統(tǒng)的數據通信控制和擴展其它功能，CPLD作為顯示屏正常動態(tài)顯示的硬件控制，采用模塊化的設計，使結構簡單，修改功能方便，
關鍵字：控制系統(tǒng) 設計顯示屏 LED CPLD 基于

基于FPGA的CAN總線通信節(jié)點設計

基于FPGA的CAN總線通信節(jié)點設計,摘要：以FPGA代替?zhèn)鹘y(tǒng)的單片機和外圍擴展芯片，給出了CAN總線通信節(jié)點的詳細設計方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器，設計實現(xiàn)通信節(jié)點的硬件接口電路。基于對CAN總線控制器的功能分析，并應用Veri
關鍵字：節(jié)點設計通信總線 FPGA CAN 基于

HDLC的FPGA實現(xiàn)方法

　1 引言　　HDLC（High-level Data Link Control Procedures, 高級數據鏈路控制規(guī)程）廣泛應用于數據通信領域，是確保數據信息可靠互通的重要技術。實施HDLC的一般方法通常是采用ASIC（Application Specific Integr
關鍵字： HDLC FPGA 實現(xiàn)方法

FPGA平臺架構用于復雜嵌入式系統(tǒng)

設計嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時優(yōu)化眾多設計因素。這些需要優(yōu)化的設計因素包括單位成本、NRE（不可回收工程）成本、功率、尺寸、性能、靈活性、原型制造時間、產品上市時間、產品在市場生存時間、可維護性、可
關鍵字： FPGA 架構嵌入式系統(tǒng)

醫(yī)療電子平臺選擇：FPGA、ARM、DSP還是GPU？

醫(yī)療電子平臺選擇：FPGA、ARM、DSP還是GPU？,“邁瑞對于處理器平臺的選擇有兩個看似矛盾的原則：lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性，我們知道無論是DSP、ARM、X86還是FPGA、GPU，每個平臺都有各自的優(yōu)點和缺陷，因此在設
關鍵字： FPGA ARM DSP GPU

采用CPLD的專用鍵盤接口芯片的方案設計

采用CPLD的專用鍵盤接口芯片的方案設計,在單片機應用系統(tǒng)中，存在多種形式的外部數據輸入接口界面，例如RS-232C串行通信、鍵盤輸入等[1,4] 。其中利用鍵盤接口輸入數據，是實現(xiàn)現(xiàn)場實時調試、數據調整和控制最常用的方法。單片機的外圍鍵盤擴展電路有多種實
關鍵字：芯片方案設計接口鍵盤 CPLD 專用采用

基于Linux平臺下的FPGA的ARM驅動開發(fā)方法

基于Linux平臺下的FPGA的ARM驅動開發(fā)方法,Linux操作系統(tǒng)的全稱是GNU／Linux，它是由GNU工程和Linux內核兩個部分共同組成的一個操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護學習成果，因而在嵌入式領域得到了廣泛的應用。

FPGA是英文Field
關鍵字：驅動開發(fā) 方法 ARM FPGA Linux 平臺基于

Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗證的效能

全球領先的電子器件和系統(tǒng)設計、驗證和制造軟件及知識產權（IP）供應商新思科技公司日前宣布：推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產品包括改進的綜合算法，它將運行時間提速最高達30%。此外，Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強，以滿足FPGA設計師對快速周轉時間的需求；該軟件能使設計師在最后的硬件描述語言（HDL）編譯環(huán)節(jié)生成一份報告，并修正所有源自丟失或不正
關鍵字：新思科技 Synplify FPGA

Altera發(fā)布了基于FPGA的視頻分析解決方案

進一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領先優(yōu)勢，Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監(jiān)控系統(tǒng)數字視頻錄像機(DVR)和網絡視頻錄像機(NVR)的四通道標準清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開發(fā)，Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時分析四路D1 480p/30fps (每秒幀數)視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能，不需要購買集成了分析功能的新攝像機。
關鍵字： Altera FPGA

Altera的FPGA OpenCL計劃大幅度縮短客戶開發(fā)時間

Altera公司(Nasdaq: ALTR)日前宣布，goHDR作為FPGA OpenCL計劃的早期試用客戶，通過Altera的FPGA OpenCL計劃，大幅度縮短了開發(fā)時間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導入到OpenCL標準中，不到一星期的時間便在FPGA中實現(xiàn)了這些代碼——使用傳統(tǒng)的HDL流程，這一過程一般需要3到6個月的時間。
關鍵字： Altera FPGA

用FPGA實現(xiàn)WCDMA下行擾碼

1 概述在WCDMA中，加擾就是用一個偽隨機碼序列對擴頻碼進行相乘，對信號進行加密。上行鏈路物理信道加擾的作用是區(qū)分用戶，下行鏈路加擾可以區(qū)分小區(qū)和信道。WCDMA采用Gold碼作為擴頻序列的擾碼。Gold由兩個M序列相
關鍵字： WCDMA FPGA

共7002條 245/467 |‹ « 243 244 245 246 247 248 249 250 251 252 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

cpld／fpga相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設計
如何使用FPGA實現(xiàn)新型高速CCD圖像數據采集系統(tǒng)
基于FPGA的數字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經網絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數據傳輸方案
如何使用FPGA實現(xiàn)低成本網絡數據傳輸存儲系統(tǒng)

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();