<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

FPGA設(shè)計(jì)當(dāng)中的功耗問(wèn)題研究

FPGA設(shè)計(jì)當(dāng)中的功耗問(wèn)題研究,隨著FPGA的密度越來(lái)越高，設(shè)計(jì)者們正在節(jié)能降耗方面取得越來(lái)越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢(shì)的另一個(gè)原因是FPGA正在越來(lái)越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等便攜式設(shè)備
關(guān)鍵字：問(wèn)題研究功耗當(dāng)中設(shè)計(jì) FPGA

基于80C196KB和CPLD實(shí)時(shí)數(shù)據(jù)采集顯示系統(tǒng)設(shè)計(jì)

1 引言數(shù)據(jù)采集是分析模擬信號(hào)量數(shù)據(jù)的有效方法。而實(shí)時(shí)顯示數(shù)據(jù)是自動(dòng)化檢測(cè)系統(tǒng)的現(xiàn)實(shí)需求。在測(cè)試空 ...
關(guān)鍵字： 80C196KB CPLD 實(shí)時(shí)數(shù)據(jù)采集

Altera發(fā)布FPGA業(yè)界第一款SoC FPGA

Altera公司2011年10月12號(hào)宣布可以提供FPGA業(yè)界的第一個(gè)虛擬目標(biāo)平臺(tái)，支持面向Altera最新發(fā)布的SoC FPGA器件立即開(kāi)始器件專用嵌入式軟件的開(kāi)發(fā)。在Synopsys有限公司成熟的虛擬原型開(kāi)發(fā)解決方案基礎(chǔ)上，SoC FPGA虛擬目標(biāo)是基于PC在Altera SoC FPGA開(kāi)發(fā)電路板上的功能仿真。
關(guān)鍵字： Altera 嵌入式 SoC FPGA

Altera發(fā)布SoC FPGA

　　Altera公司2011年12日發(fā)布其基于ARM的SoC FPGA系列產(chǎn)品，在單芯片中集成了28-nm Cyclone V和Arria V FPGA架構(gòu)、雙核ARM Cortex-A9 MPCore處理器、糾錯(cuò)碼(ECC)保護(hù)存儲(chǔ)器控制器、外設(shè)和寬帶互聯(lián)等。這些SoC FPGA繼承了ARM豐富的軟件開(kāi)發(fā)工具、調(diào)試器、操作系統(tǒng)、中間件和應(yīng)用程序等輔助系統(tǒng)功能。
關(guān)鍵字： Altera 嵌入式 SoC FPGA

數(shù)字低通：名稱雖然不同卻仍是一種濾波器

　[Dave坐在實(shí)驗(yàn)室中，凝視著充滿Verilog代碼的屏幕……] 　　T：你好Dave，現(xiàn)在你在做什么?! 　　D：噢，你好T博士，這是一個(gè)新的芯片的印刷電路板(PCB)原型，它是一個(gè)混合信號(hào)芯片。我們正在構(gòu)建一個(gè)FPGA的數(shù)字部分。FPGA的Verilog代碼看起來(lái)是這樣的。(Dave手指著屏幕。)
關(guān)鍵字： Intersil FPGA

Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開(kāi)發(fā)虛擬目標(biāo)

2011年10月12號(hào)，北京——Altera公司(Nasdaq:ALTR)今天宣布可以提供FPGA業(yè)界的第一個(gè)虛擬目標(biāo)平臺(tái)，支持面向Al...
關(guān)鍵字： Altera SoC FPGA 虛擬目標(biāo)

基于FPGA的高精度數(shù)字電源設(shè)計(jì)

基于FPGA的高精度數(shù)字電源設(shè)計(jì),1 引言　　在信息技術(shù)高速發(fā)展的今天,電子系統(tǒng)數(shù)字化已經(jīng)成為有目共睹的趨勢(shì),從傳統(tǒng)應(yīng)用中小規(guī)模芯片構(gòu)造電路系統(tǒng)到廣泛地應(yīng)用單片機(jī),到今天DSP及FPGA在系統(tǒng)設(shè)計(jì)中的應(yīng)用,電子設(shè)計(jì)技術(shù)已邁入了一個(gè)全新階段。FPGA不僅
關(guān)鍵字：電源設(shè)計(jì) 數(shù)字高精度 FPGA 基于

利用DSP和CPLD增強(qiáng)數(shù)據(jù)采集的可擴(kuò)展性

利用DSP和CPLD增強(qiáng)數(shù)據(jù)采集的可擴(kuò)展性,在IC卡公用電話系統(tǒng)中,在線式公用電話由于其具有保密性高、可擴(kuò)展性強(qiáng)等特點(diǎn),已逐漸獲得人們的青睞。這種公用電話系統(tǒng)被置于終端和交換機(jī)之間,對(duì)兩者的信號(hào)進(jìn)行調(diào)制、解調(diào)以及其它的運(yùn)算,來(lái)完成諸如卡驗(yàn)證、終端維護(hù)
關(guān)鍵字：數(shù)據(jù)采集可擴(kuò)展性增強(qiáng) CPLD DSP 利用

基于FPGA的嵌入式PLC微處理器設(shè)計(jì)

基于FPGA的嵌入式PLC微處理器設(shè)計(jì),前言　　現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近幾年來(lái)出現(xiàn)并被廣泛應(yīng)用的大規(guī)模集成電路器件，它的特點(diǎn)是直接面向用戶，具有極大的靈活性和通用性使用方便，硬件測(cè)試和實(shí)現(xiàn)快捷，開(kāi)發(fā)效率高，成本低，上市時(shí)間短，技術(shù)維護(hù)簡(jiǎn)單
關(guān)鍵字：微處理器設(shè)計(jì) PLC 嵌入式 FPGA 基于

基于FPGA的可重構(gòu)智能儀器設(shè)計(jì)

基于FPGA的可重構(gòu)智能儀器設(shè)計(jì),引言　　傳統(tǒng)測(cè)試系統(tǒng)由于專用性強(qiáng)、相互不兼容、擴(kuò)展性差、缺乏通用化、模塊化，不能共享軟硬件組成，不僅使開(kāi)發(fā)效率低下，而且使得開(kāi)發(fā)一套復(fù)雜測(cè)試系統(tǒng)的價(jià)格高昂[1]。目前，傳統(tǒng)的分析儀表正在更新?lián)Q代，向數(shù)字
關(guān)鍵字：儀器設(shè)計(jì) 智能重構(gòu) FPGA 基于

采用FPGA的紅外密集度光電立靶測(cè)試系統(tǒng)

光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí)，光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說(shuō)，一些非彈丸物體在穿過(guò)光幕時(shí)也會(huì)使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號(hào)。從原理上，這種現(xiàn)
關(guān)鍵字： FPGA 紅外光電立靶測(cè)試系統(tǒng)

為軟件工程師揭開(kāi) FPGA 的神秘面紗

隨著產(chǎn)品設(shè)計(jì)復(fù)雜性的增加，需要使用集成組件（如ASSP）來(lái)滿足設(shè)計(jì)上的要求。幾年前，工程師會(huì)針對(duì)處理器、存儲(chǔ)器和外設(shè)選擇單獨(dú)的組件，然后通過(guò)分立邏輯器件將這些元素拼合到一起。后來(lái)，他們會(huì)搜索ASSP處理系統(tǒng)目
關(guān)鍵字： FPGA 軟件工程師

基于DSP和FPGA的機(jī)載總線接口板研究

基于DSP和FPGA的機(jī)載總線接口板研究,目前國(guó)內(nèi)對(duì)民用飛機(jī)機(jī)載數(shù)據(jù)總線ARINC429接口板的設(shè)計(jì)一般都是基于HARRIS公司的HS3282芯片完成的，它的缺點(diǎn)是路數(shù)有限、非常不靈活。因此對(duì)ARINC429總線接口板的研制，實(shí)現(xiàn)多通道ARINC429總線數(shù)據(jù)的接收和發(fā)送，成為
關(guān)鍵字：接口研究總線機(jī)載 DSP FPGA 基于

淺析FPGA將在4G系統(tǒng)中地位非淺

除了語(yǔ)音連接之外，數(shù)字蜂窩無(wú)線網(wǎng)絡(luò)(如GSM和增強(qiáng)的GSM-EDGE)現(xiàn)在可以提供更高的數(shù)據(jù)傳輸速率，理論上可達(dá)到384 ...
關(guān)鍵字： FPGA 4G

基于FPGA的系統(tǒng)易測(cè)試性的研究

基于FPGA的系統(tǒng)易測(cè)試性的研究,引言
　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)
關(guān)鍵字：研究測(cè)試系統(tǒng) FPGA 基于

共7000條 276/467 |‹ « 274 275 276 277 278 279 280 281 282 283 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請(qǐng)問(wèn)如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

cpld／fpga專欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();