<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于89C55和FPGA的頻率特性測試儀

摘要：為了能夠直接顯示待測網(wǎng)絡(luò)的幅頻相頻特性，設(shè)計了一個以89C55和FPGA構(gòu)成的最小系統(tǒng)為控制核心的頻率特性測試儀。系統(tǒng)基于DDS(直接數(shù)字頻率合成)原理和多周期同步計數(shù)相位測量法，由信號發(fā)生器，被測雙T網(wǎng)絡(luò)，真
關(guān)鍵字： 89C55 FPGA 頻率特性測試儀

一款基于CPLD的LED顯示屏控制電路解決方案

本文著重介紹用M4A5-128P64-10VC設(shè)計LED顯示屏的控制電路。
關(guān)鍵字：電路解決方案控制顯示屏 CPLD LED 基于

應(yīng)對功耗挑戰(zhàn)：晶體管技術(shù)方案面臨瓶頸

在電費(fèi)占運(yùn)營成本 (OPEX) 很大一部分，而運(yùn)營成本則占總成本約 70% 的情況下，降低功耗對運(yùn)營商來說已刻不容緩。以前，芯片提供商想辦法通過晶體管和工藝技術(shù)來降低功耗。雖然晶體管是產(chǎn)生功耗的主要原因，但并非唯一因素，而且通過晶體管來降低功耗作用是有限的。
關(guān)鍵字：賽靈思 FPGA

FPGA為核心的多功能輸液系統(tǒng)的設(shè)計

FPGA為核心的多功能輸液系統(tǒng)的設(shè)計,今朝醫(yī)護(hù)人員一般不能全程陪護(hù)，會給病人和醫(yī)務(wù)人員帶來良多平安隱患和未便。本文設(shè)計了一種集輸液節(jié)制、顯示、報警、語音通信等多種功能的輸液節(jié)制系統(tǒng)。　　1 系統(tǒng)總體設(shè)計　　輸液監(jiān)控系統(tǒng)原理如圖1所示，包括FP
關(guān)鍵字： FPGA 核心多功能輸液系統(tǒng)

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計與實(shí)現(xiàn)

本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計的可行性和高效性。在設(shè)計過程中，硬件（實(shí)驗(yàn)評估板）的設(shè)計和基于IP Core的算法設(shè)計可同步進(jìn)行，避免了兩者因異步帶來的設(shè)計周期的延長。實(shí)踐證明本文的設(shè)計思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計方案。
關(guān)鍵字： CoolRunner CPLD MP3 應(yīng)用開發(fā)

在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換的參考設(shè)計

引言服務(wù)器、交換機(jī)、前端編碼器以及專用演播顯示器等廣播基礎(chǔ)設(shè)備系統(tǒng)支持各種輸入圖像格式，在存儲、...
關(guān)鍵字： FPGA 圖像格式轉(zhuǎn)換 ASSP

基于DVI和FPGA的視頻疊加器設(shè)計

摘要：利用FPGA作為主控單元，以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號的編解碼芯片...
關(guān)鍵字： FPGA 最小化傳輸差分信號

基于FPGA的外部存儲器設(shè)計

摘要：為了提高雷達(dá)海量數(shù)據(jù)的處理速度，采用FPGA設(shè)計了一種高速外部存儲器，通過多次實(shí)驗(yàn)，驗(yàn)證了設(shè)計方法的可行性。高速外部存儲器可以有效地提高數(shù)據(jù)存儲速度，節(jié)約讀／寫時間，從而滿足信號處理的高速實(shí)時的要求
關(guān)鍵字： FPGA 外部存儲器

基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計

摘要：為了實(shí)現(xiàn)對0～1 MHz的信號進(jìn)行測量以及顯示的目的，制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲示波器。采用硬件與軟件相配合的設(shè)計方法，主要模塊有基于FPGA的最小系統(tǒng)模塊、信號調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路
關(guān)鍵字： FPGA VGA 多通道數(shù)字示波器

基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計

摘要：提出采用正則有符號數(shù)字量(CSD)編碼技術(shù)實(shí)現(xiàn)FIR濾波器。首先分析了FIR數(shù)字濾波器理論及常用設(shè)計方法的不足，然后介紹了二進(jìn)制數(shù)的CSD編碼技術(shù)及其特點(diǎn)，給出了其于CSD編碼的定點(diǎn)常系數(shù)FIR濾波器設(shè)計過程，使用
關(guān)鍵字： FPGA FIR 數(shù)字濾波器優(yōu)化設(shè)計

基于FPGA的TCP粘合設(shè)計實(shí)現(xiàn)

基于FPGA的TCP粘合設(shè)計實(shí)現(xiàn),在應(yīng)用級代理的基礎(chǔ)上，為進(jìn)一步提高數(shù)據(jù)處理的速度，提出了TCP粘合技術(shù)[1]。該技術(shù)在通信雙方建立通信之初對雙方的握手信號以及通信原語進(jìn)行分析，獲取必要的信息，決定數(shù)據(jù)的流向，一旦雙方開始通信，該代理就不再
關(guān)鍵字：設(shè)計實(shí)現(xiàn) 粘合 TCP FPGA 基于

基于CORDIC算法和FPGA的數(shù)字頻率校正的實(shí)現(xiàn)

本文通過對CORDIC算法的工作原理進(jìn)行分析，給出了基于CORDIC算法和FPGA實(shí)現(xiàn)數(shù)字頻率校正的實(shí)現(xiàn)方案。仿真結(jié)果證明，該方法可以實(shí)現(xiàn)標(biāo)準(zhǔn)的正弦波和余弦波信號，可以直接作為頻偏校正單元來對數(shù)字頻率信號進(jìn)行校正。
關(guān)鍵字： CORDIC FPGA 算法數(shù)字頻率

基于FPGA-NIOS的多功能留言機(jī)設(shè)計

摘要：隨著科技的進(jìn)步，人們生活中對于聯(lián)絡(luò)的需求越來越高，而傳統(tǒng)基于電話的留言機(jī)在沒有手機(jī)或電話的情況下具有諸多不便。針對上述需求，設(shè)計了一款應(yīng)用于家庭用戶中的多功能留言機(jī)?？紤]到FPGA的諸多特點(diǎn)，采用可
關(guān)鍵字： FPGA-NIOS 多功能留言機(jī)

基于FPGA的倏逝波型光纖氣體檢測研究

摘要：文章就光纖氣體傳感器的背景和發(fā)展進(jìn)行了介紹，并且對倏逝波型的光纖氣體檢測原理進(jìn)行了分析與研究。設(shè)計了一款基于FPGA的倏逝波型的光纖氣體檢測系統(tǒng)。通過模擬與實(shí)驗(yàn)，提高了檢測靈敏度和響應(yīng)時間，可進(jìn)行多
關(guān)鍵字： FPGA 倏逝波型光纖氣體檢測

賽靈思強(qiáng)化通信市場競爭力欲成為FPGATOP1供應(yīng)商

　　一直以來，通信都是賽靈思整體業(yè)務(wù)的中流砥柱。今年年初，賽靈思專門成立通信事業(yè)部，并成功完成三起在光網(wǎng)絡(luò)領(lǐng)域的收購，更好地布局通信市場，他們的目標(biāo)是成為華為、中興等通信廠商的FPGATOP1供應(yīng)商。　　2011年發(fā)生的那些兒事和即將發(fā)生的那些事兒無不顯示著賽靈思在通信市場的持續(xù)專注和深耕。
關(guān)鍵字：賽靈思 FPGA 光網(wǎng)絡(luò)

共7000條 284/467 |‹ « 282 283 284 285 286 287 288 289 290 291 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();