cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
超低功耗FPGA在可穿戴產(chǎn)品的應(yīng)用
- 實(shí)時在線的環(huán)境感知是許多可穿戴產(chǎn)品希望實(shí)現(xiàn)的功能。為了實(shí)現(xiàn)實(shí)時在線且準(zhǔn)確的傳感，通常采用兩級處理的方式來最小化功耗。第一級通常是超低功耗實(shí)時在線的推理引擎，用于執(zhí)行音頻、視頻或IMU檢測，而第二級，更耗電的應(yīng)用處理器保持在睡眠模式。當(dāng)檢測到預(yù)設(shè)的觸發(fā)情況(例如關(guān)鍵短語、有人出現(xiàn)或特定手勢)時，推理引擎喚醒應(yīng)用處理器。FPGA的并行處理能力和功耗被認(rèn)為非常適合低延遲和實(shí)時在線模式的推理功能。除了適用于各種互連應(yīng)用，iCE40 UltraPlus還具有1mW的超低功耗和WLCSP封裝，使其成為實(shí)時在線可穿
- 關(guān)鍵字： FPGA UltraPlus
一種FFT插值正弦波快速頻率估計(jì)算法
- 對被噪聲污染的正弦波信號進(jìn)行頻率估計(jì)是信號參數(shù)估計(jì)中的經(jīng)典問題，目前國內(nèi)外已提出不少方法。文獻(xiàn)給出了在高斯白噪聲中對正弦波信號頻率進(jìn)行最大似
- 關(guān)鍵字： FPGA
基于FPGA的簡易電壓表設(shè)計(jì)
- 傳統(tǒng)的數(shù)字電壓表設(shè)計(jì)通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。這種電壓表的設(shè)計(jì)簡單、精確度高，但是由于采用了ASIC器件使得它欠缺靈活性，其系統(tǒng)功能固定，難以更新擴(kuò)展。而應(yīng)用FPGA設(shè)計(jì)的電壓表，采用FPGA芯片控制通用A/D轉(zhuǎn)換器，可使速度、靈活性大大優(yōu)于通用數(shù)字電壓表。、 本文采用STEP-MAX10M08核心板和STEP Base Board V3.0底板來完成簡易電壓表設(shè)計(jì)，我們將設(shè)計(jì)拆分成三個功能模塊實(shí)現(xiàn)： ADC081S101_driver
- 關(guān)鍵字： FPGA ASIC
基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)
- 要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號的實(shí)現(xiàn)過程,然后給出了
- 關(guān)鍵字： FPGA 正交數(shù)字 混頻器 數(shù)控振蕩器
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473