<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld/fpga

          交流斬波調(diào)壓器中PWM控制的FPGA實(shí)現(xiàn)

          • 本文就是利用EDA開(kāi)發(fā)平臺(tái),實(shí)現(xiàn)基于IGBT器件的交流斬波調(diào)壓器中PWM波的控制。這種基于IGBT器件和PWM控制的交流調(diào)壓器,相比于傳統(tǒng)的變壓器調(diào)壓和可控硅
          • 關(guān)鍵字: 交流斬波調(diào)壓器  PWM  FPGA  

          一種基于CPLD的DMA控制器IP核設(shè)計(jì)

          • 但是由于8013硬件結(jié)構(gòu)和指令系統(tǒng)的限制,當(dāng)需要高速率大批量數(shù)據(jù)傳送時(shí),數(shù)據(jù)吞吐速率往往不能滿足設(shè)計(jì)要求。即使采用提升振蕩器頻率的辦法,結(jié)果仍不
          • 關(guān)鍵字: 可編程邏輯器件  CPLD  VHDL語(yǔ)言  DMA控制器  

          基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

          • 介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口,通過(guò)時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能,論述了CPLD在測(cè)試系
          • 關(guān)鍵字: EDA  CPLD  測(cè)試系統(tǒng)接口  VHDL  

          基于FPGA的Petri網(wǎng)的硬件實(shí)現(xiàn)

          • Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具,Petri網(wǎng)的硬件實(shí)現(xiàn)將為并行控制器的設(shè)計(jì)提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中,研究了基本Petr
          • 關(guān)鍵字: EDA技術(shù)  FPGA  VHDL  Petri網(wǎng)  

          FPGA芯片選擇策略

          • FPGA器件的選用同其它通用邏輯器件不同,除考慮器件本身的性能外,軟件下具也很重要。目前市場(chǎng)上已有的FPGA器件生產(chǎn)廠家有20多個(gè),而設(shè)計(jì)軟件除生產(chǎn)廠
          • 關(guān)鍵字: FPGA  FPGA選型  FPGA選型策略和原則  

          如何設(shè)計(jì)基于CPLD的溫度計(jì)(原理和代碼)?

          • 1. 概述本設(shè)計(jì)基于CPLD設(shè)計(jì)一款數(shù)字溫度計(jì),溫度傳感器使用DS18B20,CPLD采用EPM240T100C5。DS18B20 具有體積小,硬件開(kāi)銷(xiāo)低(只需要一根信號(hào)線),抗干
          • 關(guān)鍵字: 溫度計(jì)  cpld  

          如何基于設(shè)計(jì)Verilog FPGA 流水燈?

          • 1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過(guò)程序控制LED的亮和滅, 多個(gè)LED燈組成一個(gè)陣列,依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣,所以叫流水燈。由于
          • 關(guān)鍵字: 流水燈  Verilog  fpga  

          多功能存儲(chǔ)器芯片的測(cè)試系統(tǒng)設(shè)計(jì)方案

          • 隨著電子技術(shù)的飛速發(fā)展, 存儲(chǔ)器的種類(lèi)日益繁多,每一種存儲(chǔ)器都有其獨(dú)有的操作時(shí)序,為了提高存儲(chǔ)器芯片的測(cè)試效率,一種多功能存儲(chǔ)器芯片的測(cè)試系統(tǒng)
          • 關(guān)鍵字: 測(cè)試  控制  FPGA  

          以FPGA為控制核心的實(shí)時(shí)圖像監(jiān)控系統(tǒng)

          •   目前,圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分,基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國(guó)還只是起步階 段,沒(méi)有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國(guó)在開(kāi)發(fā)這類(lèi)產(chǎn)品時(shí),沒(méi)有統(tǒng)一的開(kāi)發(fā)標(biāo)準(zhǔn)和共用的開(kāi)發(fā)平臺(tái),而且沒(méi)有可靠的功能和性能測(cè)試標(biāo)準(zhǔn),各個(gè)企 業(yè)的開(kāi)發(fā)技術(shù)力量分散,極大的影響了該類(lèi)產(chǎn)品開(kāi)發(fā)的效率和可靠性。而制造出來(lái)的產(chǎn)品同國(guó)外同類(lèi)產(chǎn)品相比,功能相差太大,沒(méi)有競(jìng)爭(zhēng)力,市場(chǎng)基本上被國(guó)外公司 所占領(lǐng)。因此,開(kāi)發(fā)一個(gè)該類(lèi)嵌入式系統(tǒng)勢(shì)在必行?! ∠到y(tǒng)總體方案  為了實(shí)現(xiàn)自動(dòng)圖像報(bào)警和圖像采集,本文
          • 關(guān)鍵字: FPGA  芯片  

          FPGA設(shè)計(jì)筆記:QSPI Flash與DDR3L SDRAM采用同一I/O分區(qū)

          • 眾所周知FPGA的硬件資源被劃分為若干個(gè)不同的bank,Xilinx一些高端的FPGA器件由22個(gè)甚至更多個(gè)bank組成,這樣設(shè)計(jì)主要是為了提高靈活性。FPGA的I/O支持
          • 關(guān)鍵字: FPGA  轉(zhuǎn)換器  

          百度云RSA解密加速服務(wù)

          • RSA算法是一種最廣為使用的ldquo;非對(duì)稱(chēng)加密算法rdquo;,一般公鑰/私鑰長(zhǎng)度越長(zhǎng),安全性就越好,計(jì)算也越復(fù)雜。百度云https改造中應(yīng)用了RSA 2048加解
          • 關(guān)鍵字: FPGA  驅(qū)動(dòng)  

          簡(jiǎn)述基于EDA技術(shù)的FPGA設(shè)計(jì)

          • 物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動(dòng),集成電路技術(shù)和計(jì)算機(jī)技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計(jì)系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化,各種電子系
          • 關(guān)鍵字: EDA技術(shù)  FPGA  設(shè)計(jì)  

          FPGA也能做RNN

          • 導(dǎo)言:循環(huán)神經(jīng)網(wǎng)絡(luò)(RNNs)具有保留記憶和學(xué)習(xí)數(shù)據(jù)序列的能力。由于RNN的循環(huán)性質(zhì),難以將其所有計(jì)算在傳統(tǒng)硬件上實(shí)現(xiàn)并行化。當(dāng)前CPU不具有大規(guī)模并行
          • 關(guān)鍵字: 嵌入式  FPGA  

          一種基于FPGA硬件求解函數(shù)的簡(jiǎn)化方法

          • 摘 要:本文研究了一種運(yùn)用FPGA進(jìn)行數(shù)據(jù)處理的方法,包括:提取輸入數(shù)據(jù)的高log2M個(gè)比特位的數(shù)據(jù),作為高有效位,根據(jù)預(yù)先設(shè)置的目標(biāo)函數(shù)的計(jì)算表格,
          • 關(guān)鍵字: 數(shù)字信號(hào)  FPGA  

          基于FPGA的DDR3 SDRAM控制器用戶接口設(shè)計(jì)

          • 摘要:為了滿足高速圖像數(shù)據(jù)采集系統(tǒng)中對(duì)高帶寬和大容量的要求,利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設(shè)計(jì)方法,提出了一種基于Verilog-HDL 語(yǔ)言的
          • 關(guān)鍵字: 控制器  FPGA  
          共6998條 36/467 |‹ « 34 35 36 37 38 39 40 41 42 43 » ›|

          cpld/fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();