cpld／fpga 文章 進入cpld／fpga技術(shù)社區(qū)
關(guān)于FPGA原理圖設(shè)計
- FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC
- 關(guān)鍵字： FPGA
PCB設(shè)計中常見的錯誤有哪些？
- 電子工程師指從事各類電子設(shè)備和信息系統(tǒng)研究、教學(xué)、產(chǎn)品設(shè)計、科技開發(fā)、生產(chǎn)和管理等工作的高級工程技術(shù)人才。一般分為硬件工程師和軟件工程師?！ ∮布こ處煟褐饕撠熾娐贩治?、設(shè)計;并以電腦軟件為工具進行PCB設(shè)計，待工廠PCB制作完畢并且焊接好電子元件之后進行測試、調(diào)試; 軟件工程師：主要負責單片機、DSP、ARM、FPGA等嵌入式程序的編寫及調(diào)試。FPGA程序有時屬硬件工程師工作范疇。 是人就會犯錯，何況是工程師呢?雖然斗轉(zhuǎn)星移，工程師們卻經(jīng)常犯同樣的錯誤!下面，就請各位對號入座，看看自己有沒有中
- 關(guān)鍵字： PCB FPGA
一文讀懂光學(xué)FPGA
- 基于鍺離子注入的硅波導(dǎo)工藝和激光退火工藝，他們實現(xiàn)了可擦除的定向耦合器，進而實現(xiàn)了可編程的硅基集成光路，也就是所謂的光學(xué)FPGA。 這篇筆記主要分享硅光芯片的一篇最新進展。英國南開普敦大學(xué)Reed研究組最近在arXiv貼出了一篇硅光的研究進展 arXiv 1807.01656, “Towards an optical FPGA - Programmable silicon photonic circuits“?；阪N離子注入的硅波導(dǎo)工藝和激光退火工藝，他們實現(xiàn)了可擦除的定向耦合器，進而實現(xiàn)了可編程的
- 關(guān)鍵字： FPGA
交流斬波調(diào)壓器中PWM控制的FPGA實現(xiàn)
- 本文就是利用EDA開發(fā)平臺，實現(xiàn)基于IGBT器件的交流斬波調(diào)壓器中PWM波的控制。這種基于IGBT器件和PWM控制的交流調(diào)壓器，相比于傳統(tǒng)的變壓器調(diào)壓和可控硅
- 關(guān)鍵字： 交流斬波調(diào)壓器 PWM FPGA
基于CPLD的測試系統(tǒng)接口設(shè)計
- 介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口，通過時cPLD和竹L電路的比較及cPLD在系統(tǒng)中實現(xiàn)的強大功能，論述了CPLD在測試系
- 關(guān)鍵字： EDA CPLD 測試系統(tǒng)接口 VHDL
基于FPGA的Petri網(wǎng)的硬件實現(xiàn)
- Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具，Petri網(wǎng)的硬件實現(xiàn)將為并行控制器的設(shè)計提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中，研究了基本Petr
- 關(guān)鍵字： EDA技術(shù) FPGA VHDL Petri網(wǎng)
FPGA芯片選擇策略
- FPGA器件的選用同其它通用邏輯器件不同，除考慮器件本身的性能外，軟件下具也很重要。目前市場上已有的FPGA器件生產(chǎn)廠家有20多個，而設(shè)計軟件除生產(chǎn)廠
- 關(guān)鍵字： FPGA FPGA選型 FPGA選型策略和原則
以FPGA為控制核心的實時圖像監(jiān)控系統(tǒng)
- 目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國還只是起步階 段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產(chǎn)品時，沒有統(tǒng)一的開發(fā)標準和共用的開發(fā)平臺，而且沒有可靠的功能和性能測試標準，各個企 業(yè)的開發(fā)技術(shù)力量分散，極大的影響了該類產(chǎn)品開發(fā)的效率和可靠性。而制造出來的產(chǎn)品同國外同類產(chǎn)品相比，功能相差太大，沒有競爭力，市場基本上被國外公司 所占領(lǐng)。因此，開發(fā)一個該類嵌入式系統(tǒng)勢在必行?！ ∠到y(tǒng)總體方案 為了實現(xiàn)自動圖像報警和圖像采集，本文
- 關(guān)鍵字： FPGA 芯片
FPGA設(shè)計筆記：QSPI Flash與DDR3L SDRAM采用同一I/O分區(qū)
- 眾所周知FPGA的硬件資源被劃分為若干個不同的bank，Xilinx一些高端的FPGA器件由22個甚至更多個bank組成，這樣設(shè)計主要是為了提高靈活性。FPGA的I/O支持
- 關(guān)鍵字： FPGA 轉(zhuǎn)換器
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473