cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于USB傳輸及CMOS圖像傳感器的指紋識(shí)別儀的實(shí)現(xiàn)

摘要：基于FPGA的應(yīng)用技術(shù)，采用Altera公司DE2-70開(kāi)發(fā)板的CycloneⅡ系列EP2C70作為核心器件，設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過(guò)QuartusⅡ軟件及Vetilog HDL編程語(yǔ)言設(shè)計(jì)LPM_ROM模塊定制數(shù)據(jù)ROM，并通過(guò)地
關(guān)鍵字： FPGA 信號(hào)發(fā)生器

隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有l(wèi)ed、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅
關(guān)鍵字：圖像顯示系統(tǒng) 系統(tǒng) 設(shè)計(jì) 大屏幕 LED FPGA 芯片控制

本文介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測(cè)電路.該檢測(cè)電路以高性能CPLD(MAX7128)為核心,實(shí)現(xiàn)了對(duì)壓電生物傳感器10MHz高頻信號(hào)的測(cè)量與采集,以及所采集的頻率數(shù)據(jù)動(dòng)態(tài)、實(shí)時(shí)顯示以及頻率數(shù)據(jù)串行通信等功能.該電路體積小、集成度高,具有可靠性高、實(shí)時(shí)性高的特點(diǎn).此外該系統(tǒng)還可以通過(guò)RS-232串行接口與計(jì)算機(jī)連接進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)存儲(chǔ)及分析.詳細(xì)闡明了系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)以及系統(tǒng)硬件部分的實(shí)現(xiàn),并給出了CPLD內(nèi)核仿真結(jié)果和數(shù)據(jù)采集軟件實(shí)測(cè)頻率曲線.
關(guān)鍵字：檢測(cè) 電路設(shè)計(jì) 傳感器生物 CPLD 壓電基于功率模塊

電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL

本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作...
關(guān)鍵字： FPGA PM3388 網(wǎng)絡(luò)接口 IPv6

摘要：在水下激光成像系統(tǒng)中，由于復(fù)雜的水下環(huán)境對(duì)激光傳輸?shù)挠绊戄^大，為了更加有效地實(shí)現(xiàn)距離選通功能，該同步控制電路的設(shè)計(jì)選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門(mén)延遲2個(gè)模塊，創(chuàng)新地
關(guān)鍵字：控制電路設(shè)計(jì) 同步距離激光成像 FPGA

基于NiosⅡ的SD卡驅(qū)動(dòng)程序開(kāi)發(fā),摘要：提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件，構(gòu)建了NiosⅡ軟核處理器平臺(tái)，并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明：設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度，
關(guān)鍵字：程序開(kāi)發(fā) 驅(qū)動(dòng) SD Nios 基于 FPGA ARM

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計(jì)流程，以及智能時(shí)鐘門(mén)控技術(shù)的多項(xiàng)全新強(qiáng)化方案，可針對(duì)Virtex™®-6 FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載ISE12.2設(shè)計(jì)套件，利用其簡(jiǎn)便易用、直觀的部分可重配置設(shè)計(jì)流程，進(jìn)一步降低功耗和整體系統(tǒng)成本。同時(shí)，最新推出的ISE版本還可提供一項(xiàng)低成本仿真方案，支持嵌入式設(shè)計(jì)流程。　　賽靈思 ISE
關(guān)鍵字： Xilinx FPGA ISE12.2

引言隨著FPGA技術(shù)的發(fā)展，出現(xiàn)了一種新概念的嵌入式系統(tǒng)，即SOPC（SystemOnProgrammableChip）。SOPC技...
關(guān)鍵字： FPGA SOPC NOR Flash 嵌入式

　　美國(guó)賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外，其規(guī)模也達(dá)到了13萬(wàn)個(gè)邏輯單元，作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外，還集成了最高速度為3.125Gbit/秒的高速收發(fā)器，并強(qiáng)化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨，將從2011年1～3月開(kāi)始65nm工藝的量產(chǎn)。賽靈思表示：&ldquo
關(guān)鍵字： Xilinx Virtex FPGA

帶服務(wù)能夠支持三重應(yīng)用（即支持語(yǔ)音、視頻和數(shù)據(jù)）至第一英里的客戶，例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的...
關(guān)鍵字： FPGA GPON 低功耗

PCIExpress是一種使用時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)技術(shù)的高速串行I/O互連機(jī)制。PCIExpress第一代規(guī)范規(guī)定的線速...
關(guān)鍵字： FPGA PCIExpress CDR 時(shí)鐘數(shù)據(jù)恢復(fù)