<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于DSP的高性能通用并行彈載計(jì)算機(jī)設(shè)計(jì)實(shí)現(xiàn)

關(guān)鍵字：彈載計(jì)算機(jī) 并行處理 TS201 FPGA

用CPLD實(shí)現(xiàn)FIR數(shù)字濾波器的設(shè)計(jì)

介紹了一種利用ALTERA公司的復(fù)雜可編程邏輯器件（CPLD）快速卷積法實(shí)現(xiàn)數(shù)字濾波器的設(shè)計(jì)。
關(guān)鍵字： CPLD FIR 數(shù)字濾波器

基于CPLD技術(shù)的PC104總線多功能擴(kuò)展卡設(shè)計(jì)

介紹了一款PC104總線多功能擴(kuò)展卡設(shè)計(jì)。采用了復(fù)雜可編程邏輯器件（CPLD）技術(shù)，集成了多路模擬量輸入/輸出、帶光電隔離的開關(guān)量輸入/輸出及一個(gè)正交解碼電路，接口協(xié)議與臺(tái)灣研華PC工控機(jī)ISA總線板卡兼容，滿足了嵌入式控制系統(tǒng)高集成度的設(shè)計(jì)要求，在實(shí)際應(yīng)用中獲得了良好的效果。
關(guān)鍵字： CPLD 104 PC 總線

FPGA相關(guān)技術(shù)助力高端存儲(chǔ)器接口設(shè)計(jì)

高性能系統(tǒng)設(shè)計(jì)師在滿足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器>存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器
關(guān)鍵字： FPGA 助力存儲(chǔ)器接口設(shè)計(jì)

級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)

摘要：現(xiàn)代通信系統(tǒng)中，數(shù)字化已成為發(fā)展的必然趨勢(shì)，數(shù)字信號(hào)處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號(hào)處理方面提出一種級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)方案，用以取代昂貴的專用數(shù)字處理芯片。首先對(duì)級(jí)聯(lián)信號(hào)處理器做了
關(guān)鍵字： FPGA 級(jí)聯(lián) 信號(hào)處理器

CPLD在射頻卡讀寫器中的應(yīng)用

提出了一種射頻卡讀寫器數(shù)字處理模塊的設(shè)計(jì)方案，特點(diǎn)是利用單片CPLD器件實(shí)現(xiàn)了讀寫器編碼、譯碼和差錯(cuò)處理功能，系統(tǒng)體積小，性能穩(wěn)定。該方案采用了原理圖和VHDL相結(jié)合的靈活設(shè)計(jì)，給出了一種快速CRC-CCITT并行實(shí)現(xiàn)的方法。
關(guān)鍵字：應(yīng)用讀寫器射頻卡 CPLD 射頻

新一代視頻編碼器分析介紹

先進(jìn)的視頻編碼(AVC)正在慢慢地超越數(shù)字視頻的主要標(biāo)準(zhǔn)。也稱之為H.264和MPEG-4part10，其AVC編碼在1Mbit/s~2...
關(guān)鍵字：視頻編碼器 AVC編碼 FPGA

基于FPGA的多通道校準(zhǔn)算法的同步實(shí)現(xiàn)

　　數(shù)字信號(hào)處理模塊是接收機(jī)系統(tǒng)的核心部分，系統(tǒng)要求數(shù)字信號(hào)處理模塊能實(shí)時(shí)處理ADC變換后的數(shù)字信號(hào)，并用軟件的方法來實(shí)現(xiàn)大量的無線電功能，這些功能包括：多通道校準(zhǔn)、編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、
關(guān)鍵字： FPGA 多通道校準(zhǔn) 算法

基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號(hào)檢測(cè)

摘要：提出一種基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號(hào)檢測(cè)技術(shù)的工作原理與硬件實(shí)現(xiàn)方法，采用數(shù)字化的處理方法處理信息，取代傳統(tǒng)使用的模擬檢測(cè)技術(shù)，并對(duì)實(shí)現(xiàn)的檢測(cè)方法和關(guān)鍵算法做了詳細(xì)介紹。
關(guān)鍵詞：高
關(guān)鍵字： FPGA DSP 低信噪比雷達(dá)信號(hào)

基于FPGA IP核的FFT實(shí)現(xiàn)

對(duì)于FFT而言，很多領(lǐng)域都提出了其高速實(shí)時(shí)運(yùn)算的要求。利用FFT IP核實(shí)現(xiàn)FFT算法，并在cycloneⅡ系列的EP2C70F896C8器件上設(shè)計(jì)出處理速度為69.58 MHz的24位512點(diǎn)復(fù)數(shù)FFT處理器需29.3 μs，該方法具有效率高、速度快、周期短、靈活性強(qiáng)等特點(diǎn)。仿真結(jié)果表明此方法具有良好性能。
關(guān)鍵字： FPGA FFT IP核

基于FPGA的多通道校準(zhǔn)算法同步實(shí)現(xiàn)

本文主要研究了多通道校準(zhǔn)算法在FPGA上的同步實(shí)現(xiàn)問題。介紹FPGA時(shí)鐘同步設(shè)計(jì)的基本原理以及用Xilinx公司的FPGA芯片Xc2v8000ff1152-5實(shí)現(xiàn)了多通道校準(zhǔn)的同步算法，極大提高了系統(tǒng)穩(wěn)定性。
關(guān)鍵字： ADC FPGA 多通道校準(zhǔn) 同步實(shí)現(xiàn) 200907

基于FPGA的UART設(shè)計(jì)實(shí)現(xiàn)及驗(yàn)證

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是數(shù)字通信領(lǐng)域流行和廣泛使用的一種接口設(shè)備，主要用來控制符合RS 232-C協(xié)議的計(jì)算機(jī)與串行設(shè)備間的通信。普通串行外設(shè)和計(jì)算機(jī)間的通信，一般使
關(guān)鍵字： FPGA UART 設(shè)計(jì)實(shí)現(xiàn)

FPGA的光纖通道接口控制芯片設(shè)計(jì)

摘要為了滿足存儲(chǔ)網(wǎng)絡(luò)和下一代航空電子系統(tǒng)對(duì)光纖通道網(wǎng)絡(luò)的需求，提出了一種新的光纖通道網(wǎng)絡(luò)接口控制芯片的設(shè)計(jì)方案。用 Verilog實(shí)現(xiàn)了接口控制芯片的RTL設(shè)計(jì)并完成了功能仿真和驗(yàn)證，通過嵌入式PowerPC完成了接
關(guān)鍵字：芯片設(shè)計(jì) 控制接口光纖通道 FPGA

可編程技術(shù)勢(shì)在必行，一觸即發(fā)

設(shè)計(jì)師們最有發(fā)言權(quán)，他們認(rèn)為二十一世紀(jì)最具決定性的集成電路技術(shù)就是現(xiàn)場(chǎng)可編程門陣列（FPGA），而傳統(tǒng)門陣列和結(jié)...
關(guān)鍵字：可編程技術(shù) FPGA ASSP Virtex-6 Spartan-6

FPGA或?qū)⒊蔀殡娮酉到y(tǒng)制造商救命利器

根據(jù)賽靈思的分析，2007年可編程邏輯芯片市場(chǎng)約為36億美元，2012年將快速增長到140億美元。推動(dòng)這一巨幅增長的...
關(guān)鍵字： FPGA ASIC ASSP

共7000條 384/467 |‹ « 382 383 384 385 386 387 388 389 390 391 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請(qǐng)問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測(cè)試讀??？
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();