<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于單片機(jī)和FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實現(xiàn)

摘要：介紹了基于單片機(jī)、FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實現(xiàn)。整個系統(tǒng)由單片機(jī)，F(xiàn)PGA和E1通信接口組成。流密碼加密算法采用A5／l和W7算法。采用VHDL硬件語言實現(xiàn)FPGA功能。該硬件加密系統(tǒng)具有較好的安全性。
關(guān)鍵詞：通信技術(shù)
關(guān)鍵字： FPGA 單片機(jī) 網(wǎng)絡(luò)數(shù)據(jù) 加密

積分梳狀濾波器的FPGA實現(xiàn)

本文提出了多級CIC抽取濾波器結(jié)構(gòu)不僅能夠?qū)崿F(xiàn)更寬輸入信號的任意速率的抽取，并且對帶外信號的衰減也更大。
關(guān)鍵字： FPGA 積分梳狀濾波器

FPGA消費電子市場的驅(qū)動力來自中國

　　市場調(diào)研公司iSuppli曾經(jīng)在報告中指出，在可編程邏輯市場，Actel公司擁有的重要創(chuàng)新是市場“大腕”Xilinx和Altera所缺乏的。它擁有一種FPGA(現(xiàn)場可編程門陣列)技術(shù)，可以給芯片中的編程邏輯電路加密。它在FPGA中引入了業(yè)界熟悉的ARM核心，而且它還提供混合信號平臺。近日，《中國電子報》記者就Actel的銷售、技術(shù)演進(jìn)和應(yīng)用市場情況采訪了Actel的首席執(zhí)行官JohnEast先生。　　記者：近幾年來Actel的銷售額持續(xù)增長，這在壟斷性極高的可編程邏輯市場是
關(guān)鍵字： Actel FPGA 可編程邏輯 CPLD 40納米 32納米

DDS信號源的FPGA實現(xiàn)

1 引言
目前直接數(shù)字頻率合成DDS專用器件大多采用先進(jìn)特定工藝技術(shù)，并具有高性能，多功能，且其內(nèi)部數(shù)字信號抖動?。敵鲂盘柕馁|(zhì)量高等特點，諸如Qualcomm公司的Q2230、Q2334，Analog Device公司的AD9955、AD
關(guān)鍵字： FPGA DDS 信號源

基于FPGA的脈沖壓縮仿真與實現(xiàn)

1 引言
隨著現(xiàn)代武器與航天技術(shù)的發(fā)展，要求雷達(dá)應(yīng)具有高精度、遠(yuǎn)距離、高分辨力等性能。簡單矩形脈沖雷達(dá)存在雷達(dá)探測能力與距離分辨力之間的矛盾。為解決這一矛盾，大多數(shù)現(xiàn)代雷達(dá)采用脈沖壓縮技術(shù)，調(diào)制信號
關(guān)鍵字： FPGA 脈沖壓縮仿真

FPGA在激光測速靶中的應(yīng)用

0 引言
彈丸飛行速度的測量是武器系統(tǒng)各種運動參數(shù)中一項至關(guān)重要的內(nèi)容，它是衡量火炮特性、彈藥特性和彈道特性的一個重要指標(biāo)。在眾多的彈丸速度測量系統(tǒng)中，激光光幕區(qū)截測速靶以其精度高而獨具優(yōu)勢。但采用
關(guān)鍵字： FPGA 激光測速中的應(yīng)用

基于FPGA的航空總線協(xié)議接口設(shè)計

MIL-STD-1553B是一種應(yīng)用廣泛的航空總線協(xié)議，針對總線協(xié)議控制器基本依賴于進(jìn)口專用器件現(xiàn)狀，提出了以Xilinx公司Virtex-II Pro FPGA為核心實現(xiàn)航空總線協(xié)議接口的系統(tǒng)設(shè)計方案。采用SoPC技術(shù)，將PowerPC 405硬核處理器與總線接口邏輯集成在一片F(xiàn)PGA上，從而使系統(tǒng)集成度高、擴(kuò)展性強(qiáng)。通過測試表明，系統(tǒng)工作穩(wěn)定可靠．滿足1553B總線協(xié)議標(biāo)準(zhǔn)。
關(guān)鍵字： FPGA 航空總線協(xié)議接口設(shè)計

AD9847的原理及其在CCD 成像系統(tǒng)中的應(yīng)用

隨著晶圓工藝的不斷發(fā)展，CCD相機(jī)和攝像機(jī)的發(fā)展也趨于小型化、智能化、功能多樣化。隨著45 nm甚至40 nm技術(shù)的發(fā)展，無論是消費級還是科學(xué)級攝像機(jī)，設(shè)計師們在設(shè)計時更愿意選擇小型且功能強(qiáng)大的芯片。ADI公司推出的
關(guān)鍵字：系統(tǒng) 應(yīng)用成像 CCD 原理及其 AD9847 成像系統(tǒng) AD9847 FPGA 相關(guān)雙采樣可變增益放大器

FPGA和EZ-USB FX2在采集圖像數(shù)據(jù)中的應(yīng)用

摘要：利用FPGA和EZ_15SB FX2(CY7C68013)將MT9M112(Sensor)數(shù)據(jù)準(zhǔn)確無損地傳給PC機(jī)。方案使用CY7C68013控制器工作在Slave FIFO從機(jī)方式，用Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號，最終實現(xiàn)對數(shù)據(jù)的快速傳輸，
關(guān)鍵字： EZ-USB FPGA FX2 采集

單精度浮點加法器的FPGA實現(xiàn)

摘要：在FPGA上實現(xiàn)單精度浮點加法器的設(shè)計，通過分析實數(shù)的IEEE 754表示形式和IEEE 754單精度浮點的存儲格式，設(shè)計出一種適合在FPGA上實現(xiàn)單精度浮點加法運算的算法處理流程，依據(jù)此算法處理流程劃分的各個處理模塊
關(guān)鍵字： FPGA 精度浮點加法器

20×18位符號定點乘法器的FPGA實現(xiàn)

摘要：在數(shù)字信號處理中經(jīng)常需要進(jìn)行乘法運算，乘法器的設(shè)計對整個器件的性能有很大的影響，在此介紹20×18比特定點陣列乘法器的設(shè)計。采用基4-Booth算法和4-2壓縮的方案，并采用先進(jìn)的集成電路工藝，使用SMIC O．18
關(guān)鍵字： FPGA 符號定點乘法器

基于CPLD的VGA視頻顯示系統(tǒng)的設(shè)計

　　引言　　顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來越重要的角色，因此，對其進(jìn)行設(shè)計與研究具有十分重要的意義。　　CPLD(Complex Programmable Logic Device；復(fù)雜可編程邏輯器件)具有編程靈活、集成度高、
關(guān)鍵字： CPLD VGA 視頻顯示系統(tǒng)

嵌入式行業(yè)盛行低功耗和可配置

提出了嵌入式領(lǐng)域出現(xiàn)了低功耗和可配置潮流。微控制器領(lǐng)域的低功耗產(chǎn)品介紹了Microchip休眠電流低至20nA的nanoWatt XLP產(chǎn)品，以及NXP的基于Cortex-M0的LPC1100低功耗芯片。FPGA廠商 Xilinx推出了“目標(biāo)設(shè)計平臺”領(lǐng)域的專用設(shè)計方法——ISE設(shè)計套件11.1解決方案，為FPGA應(yīng)用推波助瀾。
關(guān)鍵字：嵌入式 FPGA 低功耗 20nA Cortex-M0 目標(biāo)設(shè)計平臺 200906

最佳FPGA和專用DSP

視頻和靜止圖像的普遍采用，以及可配置系統(tǒng)(如軟件無線電)日益增長的需求繼續(xù)驅(qū)動DSP應(yīng)用的擴(kuò)展。很多應(yīng)...
關(guān)鍵字： FPGA DSP

NI推出配備Xilinx FPGA技術(shù)的數(shù)字硬件

　　美國國家儀器有限公司(National Instruments，簡稱NI)近日宣布推出新款電子學(xué)習(xí)設(shè)備，為高中、大學(xué)和職業(yè)學(xué)校的學(xué)生提供數(shù)字邏輯和FPGA技術(shù)方面的實際動手經(jīng)驗。 NI教學(xué)實驗室虛擬儀器套件(NI ELVIS) II和NI ELVIS II+教育設(shè)計與原型平臺，集成了NI FPGA數(shù)字電路板，從而將模擬和數(shù)字設(shè)計教學(xué)集成到一個高性價比、易于使用的平臺中。如果將該FPGA數(shù)字電路板與NI ELVIS結(jié)合在一起，那么教授模擬電子和數(shù)字電子概念時，就不再需要各種獨立臺式儀器，從而節(jié)省了教學(xué)的
關(guān)鍵字： NI FPGA 數(shù)字邏輯

共7000條 386/467 |‹ « 384 385 386 387 388 389 390 391 392 393 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();