<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

MC8051單片機(jī)IP核的FPGA實現(xiàn)與應(yīng)用

分析了與標(biāo)準(zhǔn)805l MCU兼容的MC805l IP核結(jié)構(gòu)原理與設(shè)計層次，詳細(xì)論述了MC8051 IP核的FPGA實現(xiàn)與應(yīng)用方法。通過試驗驗證，其性能比標(biāo)準(zhǔn)8051 MCU高，方便與系統(tǒng)其他模塊的集成。在各種嵌入式系統(tǒng)和片上系統(tǒng)中使用該IP核具有重要意義。
關(guān)鍵字： 8051 FPGA MC IP核

Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實驗室

　　2009年3月31號，北京——Altera公司(NASDAQ: ALTR)今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實驗室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實驗室以來的國內(nèi)第60所聯(lián)合實驗室和培訓(xùn)中心。該實驗室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實驗教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)
關(guān)鍵字： Altera FPGA SOPC

基于F2812的監(jiān)測系統(tǒng)的設(shè)計

1. 引言傳統(tǒng)的監(jiān)測系統(tǒng)大多都是在單片機(jī)基礎(chǔ)上開發(fā)的。單片機(jī)由于速度慢，運算能力弱，實時性差，在需要處理大量高速實時數(shù)據(jù)的情況下，往往不能達(dá)到要求，而DSP則非常擅長進(jìn)行高速信號采集和數(shù)據(jù)處理。因此，本
關(guān)鍵字：設(shè)計系統(tǒng) 監(jiān)測 F2812 基于 F2812 DSP CPLD 液晶顯示 SED-1335

CPLD 在線纜快速測試技術(shù)中的應(yīng)用

1.引言
隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device）以其高速、高可靠以及開發(fā)便捷、規(guī)范、能完成任何數(shù)字器件功能的優(yōu)點[1]，越來越廣泛地應(yīng)用于電子儀器中。線纜的安裝質(zhì)
關(guān)鍵字： CPLD 線纜測試技術(shù) 中的應(yīng)用

基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計

0 引言
信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實時處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進(jìn)行實時傳輸?shù)那闆r下，還必須用到存儲測試的方法。存儲測試是指在對被測對象
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集存儲系統(tǒng)

基于EP1C3T144C8的FPGA的開發(fā)板設(shè)計

O 引言
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術(shù)和計算機(jī)輔助設(shè)計(CAD)技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應(yīng)用的的功能。
關(guān)鍵字： 144C T144 FPGA 144

一種基于FPGA并行流水線的FIR濾波器設(shè)計方案

1 Fir濾波器原理
有限沖激響應(yīng)(FIR)數(shù)字濾波器和無限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號處理系統(tǒng)中。IIR數(shù)字濾波器方便簡單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進(jìn)行相位校正，且穩(wěn)定性難以保障。FIR濾
關(guān)鍵字： FPGA FIR 并行流水線

基于PCI總線和CPLD的任意信號發(fā)生器設(shè)計

摘要：設(shè)計并實現(xiàn)了基于PCI總線和CPLD技術(shù)，通過用戶軟件控制多種類型、參數(shù)信號生成的信號發(fā)生器，詳細(xì)介紹了設(shè)計中主要軟、硬件的設(shè)計實現(xiàn)方法。本系統(tǒng)可以方便地實現(xiàn)各種常見的電磁信號的生成，并可以在本系統(tǒng)的基
關(guān)鍵字： CPLD PCI 總線信號發(fā)生器

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計及實現(xiàn)

摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計及實現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
關(guān)鍵字： Matlab FPGA FIR 數(shù)字

關(guān)于單片機(jī)脈沖信號源的CPLD實現(xiàn)方法

單片機(jī)產(chǎn)生的脈沖信號源由于是靠軟件實現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時鐘頻率、指令數(shù)和指令執(zhí)行周...
關(guān)鍵字：單片機(jī) 脈沖信號源 CPLD 實現(xiàn)方法

2009年3月30日，Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實驗室

　　Altera公司今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實驗室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實驗室以來的國內(nèi)第60所聯(lián)合實驗室和培訓(xùn)中心。該實驗室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實驗教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)電子工程類專業(yè)本科和研究生教育階段的實驗平臺。　　作為全球領(lǐng)先的可編程邏輯器件
關(guān)鍵字： Altera FPGA SOPC

基于FPGA的高速圖像采集系統(tǒng)設(shè)計

在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設(shè)計，增加了模塊之間的獨立性，降低了控制的復(fù)雜度；USB設(shè)計在實現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點。
關(guān)鍵字： FPGA 高速圖像采集系統(tǒng)設(shè)計

基于DSP Builder的正弦信號源優(yōu)化設(shè)計及其FPGA實現(xiàn)

實現(xiàn)信號源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
關(guān)鍵字： Builder FPGA DSP 正弦

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言　　最佳聲納系統(tǒng)的設(shè)計需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計最佳聲納波形和最佳接收機(jī)，使聲納系統(tǒng)能在給定的聲納環(huán)境中對目標(biāo)有最佳的檢測效果。
關(guān)鍵字：產(chǎn)生系統(tǒng) 波形聲納 ARM FPGA 基于 ARM FPGA 聲納波形產(chǎn)生系統(tǒng) DDS 軟件

USB OTG的IP Core設(shè)計與FPGA驗證

為了實現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計與FPGA驗證。在分析OTG補充規(guī)范的基礎(chǔ)上，重點描述了USB OTG IP核的設(shè)計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個獨立的IP模塊應(yīng)用到SoC系統(tǒng)中。
關(guān)鍵字： FPGA 驗證設(shè)計 Core OTG IP USB

共7000條 394/467 |‹ « 392 393 394 395 396 397 398 399 400 401 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();