cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
基于FPGA的雙路可移相任意波形發(fā)生器
- 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實(shí)現(xiàn)方法。 整個(gè)設(shè)計(jì)
- 關(guān)鍵字： DDS 任意波形發(fā)生器 FPGA
基于單片機(jī)及CPLD的B超VGA檢測(cè)工裝設(shè)計(jì)
- 由于B超中為了增強(qiáng)圖像分辨率，通道都比較多，大多是16、24、48、64甚至更多通道。這些通道電子元器件完全一樣，要求各通道的一致性要好，在裝整機(jī)前，最好有測(cè)試手段和方法，對(duì)所有通道能進(jìn)行測(cè)試，以去除器件本身和焊接電路板中出現(xiàn)的問題，基于此目的，本人設(shè)計(jì)了B超檢測(cè)工裝。
- 關(guān)鍵字： B超檢測(cè)工裝 圖像分辨率 CPLD
基于FPGA的水聲信號(hào)高速采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
- 介紹了一種基于FPGA的水聲信號(hào)數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),給出了系統(tǒng)的總體方案,并對(duì)各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲(chǔ)容量達(dá)2 GB的大容量NAND型Flash作為存儲(chǔ)介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲(chǔ)模塊和RS-232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲(chǔ)容量大等特點(diǎn),實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
- 關(guān)鍵字： 數(shù)據(jù)采集 Flash FPGA
CPLD在爆速儀技術(shù)中的應(yīng)用
- 爆速儀是一種用來測(cè)量火藥爆炸速度的儀器,其性能的優(yōu)劣及穩(wěn)定性對(duì)測(cè)速的結(jié)果將有直接影響。傳統(tǒng)爆速儀的前端計(jì)數(shù)電路一般都是采用分立元器件實(shí)現(xiàn),結(jié)構(gòu)擁擠,且保密性不高。為了在滿足爆速儀設(shè)計(jì)的微型化的同時(shí)滿足較高時(shí)鐘要求,在爆速儀的前端計(jì)數(shù)模塊和自檢電路部分的設(shè)計(jì)中利用CPLD器件代替?zhèn)鹘y(tǒng)的分立元器件電路,并利用Qu-artusⅡ軟件對(duì)設(shè)計(jì)進(jìn)行仿真。
- 關(guān)鍵字： 爆速儀 計(jì)數(shù)器 CPLD
基于FPGA的全數(shù)字交流伺服系統(tǒng)信號(hào)處理
- 在交流伺服驅(qū)動(dòng)系統(tǒng)概念的基礎(chǔ)上，提出了基于ACTEL現(xiàn)場(chǎng)可編程邏輯器件APA300的光電編碼器與光柵尺信號(hào)處理電路設(shè)計(jì)原理，該電路由4倍頻細(xì)分、辨向電路、計(jì)數(shù)電路組成，信號(hào)處理模塊通過VHDL語言實(shí)現(xiàn)。
- 關(guān)鍵字： 交流伺服系統(tǒng) VHDL FPGA 光柵尺信號(hào)處理
一種并行存儲(chǔ)器系統(tǒng)的FPGA實(shí)現(xiàn)
- 圍繞小衛(wèi)星體積小、重量輕和價(jià)格低廉的特點(diǎn)，一個(gè)多CPU共享內(nèi)存的系統(tǒng)（CPU仍然采用有相應(yīng)宇航級(jí)器件的8086）將是比較合適的選擇。同時(shí)為了提高共享內(nèi)存的數(shù)據(jù)通信帶寬，使其不成為整個(gè)系統(tǒng)的瓶頸，本文提出了一個(gè)用ASIC設(shè)計(jì)一個(gè)共享總線開關(guān)網(wǎng)絡(luò)（簡(jiǎn)稱SBSN，下同），組合成Omega網(wǎng)絡(luò)的方案，以消除對(duì)某一組內(nèi)存的總線競(jìng)爭(zhēng)，實(shí)現(xiàn)多CPU對(duì)共享分組存儲(chǔ)系統(tǒng)的低位交叉并行訪問。
- 關(guān)鍵字： 并行存儲(chǔ)器 多CPU共享內(nèi)存 FPGA
FPGA系統(tǒng)調(diào)試問題及提高調(diào)試效率的方法
- 本文就調(diào)試FPGA系統(tǒng)時(shí)遇到的問題及有助于提高調(diào)試效率的方法，針對(duì)Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
- 關(guān)鍵字： 邏輯分析儀 測(cè)試內(nèi)核 FPGA
基于計(jì)算機(jī)總線的CPLD加密電路設(shè)計(jì)
- 隨著軟件產(chǎn)品的廣泛應(yīng)用，對(duì)軟件的知識(shí)產(chǎn)權(quán)保護(hù)也開始重要。軟件產(chǎn)品通過系列號(hào)碼加密，每一個(gè)軟件均有唯一的產(chǎn)品系列號(hào)碼。軟件產(chǎn)品配置加密電路板后，軟件產(chǎn)品和該產(chǎn)品軟件加密板同時(shí)售出，用戶在使用時(shí)一套軟件要配備一塊加密板，通過控制加密板，就可以保證軟件產(chǎn)品安全。
- 關(guān)鍵字： 知識(shí)產(chǎn)權(quán)保護(hù) 加密電路板 CPLD
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473