<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進入cpld／fpga技術社區(qū)

基于ARM和CPLD的橫機機頭電路測試系統(tǒng)

為解決電腦橫機機頭控制系統(tǒng)信號的測試可靠性問題,基于低成本、高效率的考慮,研究設計了機頭控制系統(tǒng)電路板的批量測試系統(tǒng)。該系統(tǒng)采用TI公司的LM 3S5R31芯片作為系統(tǒng)的核心部分,通過CPLD進行I/O擴展及輔助控制,使得系統(tǒng)功能靈活強大。將同一信號通路中的前后級元件信號進行編碼,向待測板發(fā)送握手信號并使之發(fā)送反饋信號,該系統(tǒng)將反饋信號進行采樣并在程序中比較計算,制作了實物并進行了大量實驗。
關鍵字：故障測試 I/O擴展 CPLD

數(shù)字基帶預失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn)

基于FPGA芯片Stratix II EP2S60F672C4設計實現(xiàn)了數(shù)字基帶預失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于FPGA實現(xiàn)。同時，在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時序仿真結果和SignalTaps II的硬件調(diào)試結果驗證了模塊的有效性。
關鍵字：數(shù)字基帶預失真系統(tǒng) 環(huán)路延遲估計 FPGA

基于FPGA的FOR循環(huán)并行CRC流水線算法

通過研究通用串行循環(huán)冗余校驗(CRC)編碼技術并在此基礎上,利用等式代換或矩陣變換等方法推導出通用并行CRC編碼電路結構。根據(jù)傳統(tǒng)的并行CRC編碼方法,發(fā)現(xiàn)在高速數(shù)據(jù)傳輸校驗中,需要大量的人為計算量,由于計算量大,容易產(chǎn)生一些計算錯誤。于是在傳統(tǒng)的串行CRC編碼的思想基礎上,利用FOR循環(huán)語句與流水線技術相結合,提出基于FPGA的FOR循環(huán)并行CRC流水線算法。
關鍵字：循環(huán)冗余校驗流水線技術 FPGA

基于單片SRAM和FPGA的紅外圖像顯示的設計及實現(xiàn)

介紹一種采用單片SRAM和FPGA實現(xiàn)紅外圖像顯示的新方案，并對顯示系統(tǒng)結構、FPGA各功能模塊設計、SRAM的讀/寫時序設計進行了詳細論述。該圖像顯示方案可用于紅外圖像處理系統(tǒng)的硬件調(diào)試和紅外圖像處理效果觀測。
關鍵字：紅外圖像顯示 SRAM FPGA

基于Verilog狀態(tài)機的PLC背板總線協(xié)議接口芯片設計

設計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細介紹了通過Verilog HDL語言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的試驗結果驗證了協(xié)議芯片設計的可行性。
關鍵字： VerilogHDL PLC背板 CPLD

基于FPGA的VHDL語言電路優(yōu)化設計

在VHDL語言電路優(yōu)化設計當中，優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實現(xiàn)更多電路功能；速度優(yōu)化是指設計系統(tǒng)滿足一定的速度要求。
關鍵字：電路優(yōu)化設計 VHDL FPGA

用Zynq-7000 EPP實現(xiàn)端到端廣播

在今年舉辦的美國國廣播電視設備展上亮相的數(shù)項創(chuàng)新中，BBC RD新開發(fā)的Stagebox可以安裝到攝像機的背面，將有效傳輸距離從數(shù)百米延長到互聯(lián)網(wǎng)協(xié)議數(shù)據(jù)包能抵達的幾乎任何一個地方。在近期涌現(xiàn)的利用 FPGA與生俱來的可編程功能提供更多功能和適應性，實現(xiàn)協(xié)議和標準的對接的開創(chuàng)性設備中，Stagebox是最新一員。
關鍵字： Zynq-7000 端到端廣播 FPGA

基于FPGA的雷達回波實時模擬器的實現(xiàn)

提出了一種基于FPGA的雷達回波實時模擬器的實現(xiàn)方法。該模擬器采用cPCI標準總線，以FPGA為核心計算單元，配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊，可實現(xiàn)雷達回波信號實時在線注入模擬。該模擬器可實現(xiàn)多種體制下復雜回波的模擬，具有很好的工程應用價值。
關鍵字：雷達回波實時模擬器并行處理 FPGA

基于動態(tài)重構技術和GSM通信的FPGA動態(tài)配置

提出了一種FPGA遠程動態(tài)重構的方法，結合FPGA動態(tài)重構技術和GSM通信技術來實現(xiàn)。利用GSM技術實現(xiàn)配置數(shù)據(jù)的無線傳輸，在單片機控制下將數(shù)據(jù)存儲于CF卡中。在內(nèi)嵌硬核微處理器PowerPC405控制下，F(xiàn)PGA通過內(nèi)部配置存取端口讀取CF卡中新的配置數(shù)據(jù)，對可重構區(qū)進行配置以實現(xiàn)新的功能。
關鍵字：配置 GSM FPGA

基于FPGA的虛擬邏輯分析儀設計與實現(xiàn)

闡述了一種基于FPGA的虛擬邏輯分析儀的設計，采用高性能的FPGA器件，再利用PC機的強大處理功能，配合LabVIEW圖形化語言開發(fā)實現(xiàn)。由于虛擬邏輯分析儀的部分硬件功能軟件化，使硬件電路大為簡化，提高了可靠性，同時降低了成本，具有一定的教學和科研價值。
關鍵字：邏輯分析儀 LabVIEW FPGA

基于DSP+CPLD的嵌入式車牌識別系統(tǒng)硬件電路設計

基于數(shù)字信號處理器(DSP)TMS320VC5416和復雜可編程邏輯器件(CPLD)的嵌入式車牌識別系統(tǒng)的硬件設計，利用視頻處理芯片SAA7111作為視頻A／D，在CPLD的控制下將采集到的圖像數(shù)據(jù)寫入幀存儲器中，DSP對圖像數(shù)據(jù)進行實時分析處理。采用“乒乓”存儲結構，實現(xiàn)了圖像數(shù)據(jù)的采集和處理的并行運行。識別結果通過串口傳到上位機或者保存在E2PROM中，實現(xiàn)了車牌識別系統(tǒng)脫機、聯(lián)機工作，在實時高速圖像處理系統(tǒng)中有廣泛的工程技術應用前景。
關鍵字：車牌識別系統(tǒng) 嵌入式 CPLD

基于ARMFPGA的高速同步數(shù)據(jù)采集方案

大多數(shù)的勘探、觀測工作都是在嚴苛的環(huán)境中進行的，對數(shù)據(jù)的準確性、實時性都有著較高的要求，并且大多情況下要求多參數(shù)同步測量。北京恒頤針對勘探、測控等行業(yè)的特點，推出了基于ARM+FPGA的低功耗、高速率
關鍵字：數(shù)據(jù)采集 ARM FPGA

基于FPGA的數(shù)字下變頻的工作理念分析

　近年來，軟件無線電已經(jīng)成為通信領域一個新的發(fā)展方向，數(shù)字下變頻技術(Digital Down Converter-DDC)是軟件無線電的核心技術之一，也是計算量最大的部分。基于FPGA的DDC設計一
關鍵字： DSP DDC FPGA 濾波器

基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)

提出了一種采用現(xiàn)場可編程門陣列器件(FPGA)并利用窗函數(shù)法實現(xiàn)線性FIR數(shù)字濾波器的設計方案，并以一個十六階低通FIR數(shù)字濾波器電路的實現(xiàn)為例說明了利用Xilinx公司的Virtex-E系列芯片的設計過程。
關鍵字： FIR濾波器窗函數(shù) FPGA

基于FPGA的TD-LTE系統(tǒng)上行同步的實現(xiàn)

基于最大似然 (ML)估計算法，改進并利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行同步算法。主要介紹了如何利用FPGA實現(xiàn)ML算法。并以Virtex-5芯片為硬件平臺，進行了仿真、綜合、板級驗證、聯(lián)機驗證等工作。結果表明，該同步算法應用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。
關鍵字： TD-LTE Virtex-5 FPGA

共6999條 86/467 |‹ « 84 85 86 87 88 89 90 91 92 93 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

cpld／fpga相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀取？
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();