<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之: 產(chǎn)品定型和設(shè)計文檔備案

          • 產(chǎn)品的定型包括系統(tǒng)的基本組成、基本配置及互聯(lián)方法,運行環(huán)境,硬件整體系統(tǒng)及各分系統(tǒng)的基本功能和主要性能指標(biāo),功能模塊的劃分,關(guān)鍵技術(shù)的使用,采購的硬件器件名稱型號、生產(chǎn)單位、主要技術(shù)指標(biāo),主要儀器設(shè)備,電源、工藝結(jié)構(gòu)設(shè)計等。
          • 關(guān)鍵字: 高速PCI信號采集卡  單板硬件  FPGA  單板軟件  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:產(chǎn)品穩(wěn)定性和可靠性測試

          • 完成一個產(chǎn)品的設(shè)計后和初步調(diào)試后,就可以對產(chǎn)品進行完整的測試流程。一般來說,對產(chǎn)品需要進行下面一些測試,通過測試后才能對產(chǎn)品的穩(wěn)定性和可靠性得出一個結(jié)論。
          • 關(guān)鍵字: 高速PCI信號采集卡  容錯測試  容限測試  FPGA  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:樣機的調(diào)試方法和技巧

          • 不管是復(fù)雜的電子系統(tǒng)還是簡單的電路,樣機的調(diào)試都是有一些基本步驟的。對于本案例的信號采集設(shè)備同樣如此。最先進行的就是電源系統(tǒng)的調(diào)試,包括是否有短路、斷路,是否有虛焊,各電壓系統(tǒng)是否正常,電源模塊輸出電流是否足夠驅(qū)動負載等。只有電源系統(tǒng)正常工作,才能談得上實現(xiàn)系統(tǒng)功能。
          • 關(guān)鍵字: 高速PCI信號采集卡  QuartusII  跑馬燈  FPGA  PCI9054  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:硬件系統(tǒng)實現(xiàn)

          • FPGA作可編程器件,可以根據(jù)用戶的需要進行現(xiàn)場可編程。為此,本系統(tǒng)實現(xiàn)了兩種編程配置方式。一種是直接對FPGA進行編程,使用JTAG模式,在QuartusII 工具中輸出SOF文件(SRAM Object File)。其好處是編程速度快,并且由于是對FPGA的SRAM結(jié)構(gòu)進行編程,編程次數(shù)要多得多,但是掉電后,SRAM保存的編程信息
          • 關(guān)鍵字: 高速PCI信號采集卡  PCI9054  PCI總線  LDO可調(diào)模塊  FPGA  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之: FPGA內(nèi)部結(jié)構(gòu)設(shè)計

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:主機應(yīng)用程序和驅(qū)動程序的接口設(shè)計

          • 通過調(diào)用PCI設(shè)備驅(qū)動程序的例程,我們可以實現(xiàn)操作系統(tǒng)對PCI設(shè)備的控制。但是直接調(diào)用例程進行編程往往顯得不夠直接,也不具有足夠的針對性。因此在高級語言里面對PCI設(shè)備或者信號采集設(shè)備的控制,往往是調(diào)用已經(jīng)封裝過的例程。
          • 關(guān)鍵字: 高速PCI信號采集卡  驅(qū)動程序  主機應(yīng)用程序  接口設(shè)計  FPGA  

          一種使用USB對ADSP_TS101S進行鏈路口加載的方案

          • 在DSP系統(tǒng)上運行的程序,系統(tǒng)上電復(fù)位后需要加載程序到DSP的程序存儲器內(nèi)。這是使用外部加載模式時的系統(tǒng)開發(fā)不可缺少的環(huán)節(jié)。針對實際需求,提出了一種使用USB對ADSP_TS101S進行鏈路口加載的方案,并介紹了設(shè)計思想和實現(xiàn)過程。實際應(yīng)用的試驗證明,提出的加載方案有效且簡單易行。
          • 關(guān)鍵字: FIFO  程序固化  FPGA  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:PCI卡的驅(qū)動程序設(shè)計

          • 設(shè)計完成的信號采集設(shè)備在插入計算機后,在對其進行控制之前,需要編寫基于操作系統(tǒng)平臺上的驅(qū)動程序。設(shè)備驅(qū)動程序是一個包含了許多操作系統(tǒng)可調(diào)用例程的容器,這些例程可以使硬件設(shè)備執(zhí)行相應(yīng)的動作,它是硬件與上層軟件之間溝通的橋梁。
          • 關(guān)鍵字: 高速PCI信號采集卡  驅(qū)動程序  WDM驅(qū)動程序  過濾驅(qū)動程序  FPGA  

          高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之:系統(tǒng)工作原理分析

          • 如前所述,一個完整的信號采集系統(tǒng),除了具備信號輸入單元、信號處理單元和信號輸出單元外,還需要緩沖區(qū)、時鐘以及電源等相關(guān)系統(tǒng)。如圖13.2所示是本案例信號采集系統(tǒng)的結(jié)構(gòu)框圖。
          • 關(guān)鍵字: 高速PCI信號采集卡  數(shù)據(jù)總線  控制總線  地址總線  FPGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之:利用FPGA實現(xiàn)RS-232C串行接口

          • RS-232C標(biāo)準(zhǔn)最初是為遠程通信連接數(shù)據(jù)終端設(shè)備DTE(Data Terminal Equipment)與數(shù)據(jù)通信設(shè)備DCE(Data Communication Equipment)而制定的。因此這個標(biāo)準(zhǔn)的制定,并未考慮計算機系統(tǒng)的應(yīng)用要求。
          • 關(guān)鍵字: RS-232C串行接口  UART  FPGA  

          數(shù)字圖像倍焦系統(tǒng)設(shè)計與實現(xiàn)綜合實例之:FPGA在其他視頻和圖像處理系統(tǒng)中的應(yīng)用

          一種混沌組合序列密碼電路設(shè)計與復(fù)雜度分析方法

          • 在密碼學(xué)領(lǐng)域,利用密碼技術(shù)對傳輸信息進行加密發(fā)送、解密接收,是一種行之有效的方法。密碼學(xué)發(fā)展至今已有許多優(yōu)秀的算法發(fā)明并得到應(yīng)用,例如私鑰密碼體制中的DES密碼、IDEA密碼、序列密碼;公鑰密碼體制中的RSA密碼、橢圓曲線密碼等,他們各有設(shè)計特點和對應(yīng)的應(yīng)用領(lǐng)域,其中序列密碼一直是密碼學(xué)中最重要的加密方式之一。利用組合LFSR序列作為序列密碼的前饋電路,可充分利用m序列的良好統(tǒng)計特性和加大輸出序列周期和線性復(fù)雜度的優(yōu)勢,但如何在保證前饋電路輸出統(tǒng)計特性不被破壞的基礎(chǔ)上,置換與混亂輸出關(guān)系,增強密碼的保密性
          • 關(guān)鍵字: 混沌組合序列  密碼電路  復(fù)雜度  密碼技術(shù)  FPGA  

          低價位嵌入式處理開發(fā)套件--Spartan-3E 1600E

          • Spartan-3E 1600E 開發(fā)套件支持靈活的 MicroBlaze 軟處理設(shè)計
          • 關(guān)鍵字: LED  DAC  ADC  FPGA  RISC  

          PCI Express 的市場、趨勢和應(yīng)用

          • Virtex-5 LXT 器件中內(nèi)置的 PCI Express 解決方案能夠顯著降低功耗和面積。
          • 關(guān)鍵字: PCIExpress  FPGA  

          生成有效的板支持包

          • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前,在單個可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。
          • 關(guān)鍵字: Xilinx  BSP  Mac  FPGA  EDK  UART  MLD  
          共6999條 91/467 |‹ « 89 90 91 92 93 94 95 96 97 98 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();