<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> cpld／ppga

cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區(qū)

基于CPLD的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)信號(hào)源精度低的特點(diǎn)，提出一種新的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案。這里介紹的函數(shù)信號(hào)發(fā)生器由CPLD、單片機(jī)控制模塊、鍵盤、LED顯示、D／A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術(shù)，用單片機(jī)控制CPLD的
關(guān)鍵字： CPLD 函數(shù)信號(hào)發(fā)生器

基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)

摘要：常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模／數(shù)轉(zhuǎn)換，這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行，從而降低系統(tǒng)的運(yùn)算速度，數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模／數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示，
關(guān)鍵字： CPLD 數(shù)據(jù)采集電路仿真設(shè)計(jì)

基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

摘要：提出一種基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)方案，詳細(xì)介紹系統(tǒng)硬件設(shè)計(jì)以及CPLD內(nèi)部控制原理，并對(duì)CPLD控制電路仿真。該系統(tǒng)體積小、功耗低，能夠?qū)崟r(shí)記錄多次重觸發(fā)信號(hào)，每次信號(hào)記錄均有負(fù)延遲，讀取出
關(guān)鍵字： CPLD 觸發(fā) 存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

基于ARM和CPLD的開放式數(shù)控系統(tǒng)設(shè)計(jì)

基于ARM和CPLD的開放式數(shù)控系統(tǒng)設(shè)計(jì),針對(duì)新一代開放式數(shù)控系統(tǒng)的特征要求，提出一種基于ARM和CPLD、以Windows CE為操作系統(tǒng)的開放式數(shù)控系統(tǒng)方案。介紹了系統(tǒng)的軟硬件平臺(tái)開發(fā)，重點(diǎn)討論了系統(tǒng)核心部分中斷控制的實(shí)現(xiàn)方案，包括Windows CE系統(tǒng)中斷服務(wù)、應(yīng)用程序中斷響應(yīng)和CPLD程序。
關(guān)鍵字：數(shù)控系統(tǒng) 設(shè)計(jì) 開放式 CPLD ARM 基于通信協(xié)議

基于DSP+CPLD可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： DSP 數(shù)控系統(tǒng) 單神經(jīng)元 CPLD

用CPLD支持多個(gè)SD器件

用CPLD支持多個(gè)SD器件,在一個(gè)系統(tǒng)中添加多個(gè)安全數(shù)字 (SD) 器件的需求日益增長(zhǎng)。然而，大多數(shù)主機(jī)器件（如 Intel PXA270、TI OMAP和Qualcomm MSM處理器）都只提供一個(gè)SD接口。幸運(yùn)的是，使用復(fù)雜可編程邏輯器件（CPLD）即可使主機(jī)器件支持
關(guān)鍵字：器件 SD 多個(gè) 支持 CPLD

采用CPLD來替代微處理器的6種方法

隨著低功耗CPLD的出現(xiàn)，低功耗電子產(chǎn)品設(shè)計(jì)人員現(xiàn)在有新的選擇來實(shí)現(xiàn)以前由微控制器完成的多種功能。本白...
關(guān)鍵字： CPLD 微處理器低功耗微控制器

基于CPLD／FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： CPLD FPGA 數(shù)據(jù)采集

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案,介紹怎樣在嵌入式CPU 80C186XL DRAM刷新控制單元的基礎(chǔ)上，利用CPLD技術(shù)和80C196XL的時(shí)序特征設(shè)計(jì)一個(gè)低價(jià)格、功能完整的DRAM控制器的方法，并采用VHDL語(yǔ)言編程實(shí)現(xiàn)。
關(guān)鍵字： CPLD 解決方案控制器 DRAM 系統(tǒng) 嵌入式

基于DSP和CPLD的液晶模塊的設(shè)計(jì)

引言
DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強(qiáng)等優(yōu)良技術(shù)和較低的價(jià)格特性。嵌入式系統(tǒng)的實(shí)時(shí)性好、占用資源少、功能強(qiáng)、可靠性高、模塊化結(jié)構(gòu)、便于移植和定制的特點(diǎn)?；?DSP平臺(tái)的嵌入式系統(tǒng)
關(guān)鍵字：模塊設(shè)計(jì) 液晶 CPLD DSP 基于

復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用

1概述隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功...
關(guān)鍵字： CPLD 通信數(shù)據(jù)傳輸

靈活的現(xiàn)代CPLD汽車數(shù)字儀表板

汽車儀表板成為匯集車輛安
關(guān)鍵字： CPLD 汽車儀表板

基于CPLD的異步ASI/SDI信號(hào)電復(fù)接光傳輸設(shè)備的設(shè)計(jì)

基于CPLD的異步ASI/SDI信號(hào)電復(fù)接光傳輸設(shè)備的設(shè)計(jì)使用了最新的ASI/SDI信號(hào)電復(fù)接/分接技術(shù)，可以實(shí)現(xiàn)兩路信號(hào)的時(shí)分復(fù)用傳輸，替代了以往以波分復(fù)用技術(shù)為基礎(chǔ)的多路異步信號(hào)傳輸模式，大大節(jié)省了生產(chǎn)成本，使產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力進(jìn)一步提高。
關(guān)鍵字： CPLD ASI SDI 信號(hào)電

一種基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案

0 引言　　8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等
關(guān)鍵字：設(shè)計(jì) 解決方案接口 PCI CPLD 單片機(jī) 基于

DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì),1 概述
輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定
關(guān)鍵字：監(jiān)測(cè) 裝置設(shè)計(jì) 氣象局部 CPLD 輸電線路 DSP

共775條 38/52 |‹ « 36 37 38 39 40 41 42 43 44 45 » ›|

cpld／ppga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／ppga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／ppga的理解，并與今后在此搜索cpld／ppga的朋友們分享。創(chuàng)建詞條

cpld／ppga電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號(hào)發(fā)生器設(shè)計(jì)

cpld／ppga相關(guān)帖子

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個(gè)時(shí)鐘周期的低電平期間產(chǎn)生多個(gè)脈沖？
絕對(duì)值編碼器
基于DSP+CPLD的斷路器智能控制單元設(shè)計(jì)

cpld／ppga資料下載

Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級(jí)應(yīng)用開發(fā)指南-283頁(yè)-10.6M.rar.
Altera-FPGA／CPLD設(shè)計(jì)-基礎(chǔ)篇-332頁(yè)-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗(yàn)，快來拿~

熱門主題

CPLD／PPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();