cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區(qū)

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： FPGA CPLD

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)

基于STM32F4和CPLD的高品質(zhì)立體聲USB數(shù)字音頻接口設(shè)計(jì)

在高品質(zhì)音頻系統(tǒng)應(yīng)用中，USB協(xié)議被廣泛用于設(shè)計(jì)數(shù)字音頻輸入接口。目前專用USB數(shù)字音頻芯片較少，這阻礙了USB數(shù)字音頻接口的推廣使用。本文基于STM32F4系列芯片開發(fā)了符合USB Audio Devices Class 2.0規(guī)范的音頻輸入接口，使用CPLD實(shí)現(xiàn)了同時(shí)支持PCM和DSD數(shù)據(jù)的數(shù)字音頻輸出接口。依據(jù)設(shè)計(jì)方案制作了硬件實(shí)物，通過實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)的正確性和可行性。設(shè)計(jì)解決了通用芯片在數(shù)字音頻接口領(lǐng)域應(yīng)用的難點(diǎn)，也可作為其他開發(fā)平臺(tái)的設(shè)計(jì)參考。
關(guān)鍵字： STM32 STM32F4 CPLD USB音頻設(shè)備類數(shù)字音頻接口 202010

攜手并進(jìn)，共贏未來，熱烈祝賀潤欣科技成為安路科技代理商

在安路科技品牌影響力迅速提升的情況下，安路科技與上海潤欣科技股份有限公司（股票代碼SZ300493，以下簡(jiǎn)稱“潤欣科技”）近日簽署了“授權(quán)代理協(xié)議書”，達(dá)成了新的戰(zhàn)略合作，潤欣科技成為了安路科技的全線FPGA產(chǎn)品代理商。安路科技銷售部副總梁成志對(duì)此次戰(zhàn)略合作充滿信心與期待，“非常高興能與潤欣科技建立合作關(guān)系，潤欣是國內(nèi)領(lǐng)先的半導(dǎo)體分銷及解決方案提供商，在移動(dòng)通訊、智能物聯(lián)網(wǎng)和汽車電子等領(lǐng)域積累了優(yōu)質(zhì)的客戶資源及豐富的市場(chǎng)經(jīng)驗(yàn)。隨著云計(jì)算、人工智能、新一代通信技術(shù)等新興行業(yè)的迅速崛起，龐大的FPGA增量市場(chǎng)
關(guān)鍵字： FPGA CPLD

A/D轉(zhuǎn)換組合工作原理剖和結(jié)構(gòu)組成分析

　　1引言　　A/D轉(zhuǎn)換組合是雷達(dá)目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?一旦出現(xiàn)故障,目標(biāo)信號(hào)將無法傳送到信息處理中心進(jìn)行處理,從而導(dǎo)致雷達(dá)主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障率高,因此,采用CPLD技術(shù)和器件研究A/D轉(zhuǎn)換組合,改善該設(shè)備的總體性能?！　? A/D轉(zhuǎn)換組合工作原理剖析　　A/D轉(zhuǎn)換組合作為武器系統(tǒng)的核心部件,接口特性和功能與武器系統(tǒng)的兼容,是新A/D轉(zhuǎn)換組合研制成功的前提,因此,必須對(duì)引進(jìn)A/D轉(zhuǎn)換組合進(jìn)行詳細(xì)的分析研究,提取接口特性及其參數(shù),分析組合功能
關(guān)鍵字： A/D CPLD

常用FPGA/CPLD四種設(shè)計(jì)技巧

常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字： FPGA CPLD 設(shè)計(jì)技巧

基于LPC1764的多道脈沖幅度分析器的電路設(shè)計(jì)

摘要：為解決核輻射測(cè)量的實(shí)時(shí)性問題，設(shè)計(jì)了基于ARM Cortex—M3內(nèi)核的LPC1764處理器、CPLD和高速A／D轉(zhuǎn)換等芯片構(gòu)造多道脈沖幅度分析器的電路系統(tǒng)，該系統(tǒng)使用CPLD對(duì)高速A／D轉(zhuǎn)換數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)脈沖甄別和
關(guān)鍵字：脈沖幅度分析器 CPLD ARM 實(shí)時(shí)測(cè)量

汽車識(shí)別系統(tǒng)的經(jīng)典設(shè)計(jì)方案匯總，包括原理圖，源代碼

車牌識(shí)別技術(shù)是計(jì)算機(jī)視頻圖像識(shí)別技術(shù)在車輛牌照識(shí)別中的一種應(yīng)用。車牌識(shí)別技術(shù)要求能夠?qū)⑦\(yùn)動(dòng)中的汽車牌照從復(fù)雜背景中提取并識(shí)別出來，通過車牌提
關(guān)鍵字：車牌識(shí)別 matlab FPGA DSP CPLD

基于CPLD的電池管理雙CAN控制器的設(shè)計(jì)與實(shí)現(xiàn)

電池管理系統(tǒng)是混合動(dòng)力汽車中重要的電子控制單元，具有保障電池正常、可靠和高效工作的作用，是電池與用電設(shè)備之間的橋梁。在研制以及批量生產(chǎn)過程中
關(guān)鍵字： CPLD 電池管理雙CAN控制器

十年FPGA開發(fā)經(jīng)驗(yàn)工程師教你的絕密設(shè)計(jì)技巧

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接
關(guān)鍵字： CPLD 電子工程師 FPGA

如何基于CPLD的電池供電系統(tǒng)斷電電路的設(shè)計(jì)？

今天，大多數(shù)的CPLD(復(fù)雜可編程邏輯器件)都采用可減少功耗的工作模式，但當(dāng)系統(tǒng)未使用時(shí)，應(yīng)完全切斷電源以保存電池能量，從而實(shí)現(xiàn)很多設(shè)計(jì)者的終極節(jié)
關(guān)鍵字： CPLD 電池供電斷電電路

一種基于CPLD的DMA控制器IP核設(shè)計(jì)

但是由于8013硬件結(jié)構(gòu)和指令系統(tǒng)的限制，當(dāng)需要高速率大批量數(shù)據(jù)傳送時(shí)，數(shù)據(jù)吞吐速率往往不能滿足設(shè)計(jì)要求。即使采用提升振蕩器頻率的辦法，結(jié)果仍不
關(guān)鍵字：可編程邏輯器件 CPLD VHDL語言 DMA控制器

基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系
關(guān)鍵字： EDA CPLD 測(cè)試系統(tǒng)接口 VHDL

如何設(shè)計(jì)基于CPLD的溫度計(jì)（原理和代碼）？

1. 概述本設(shè)計(jì)基于CPLD設(shè)計(jì)一款數(shù)字溫度計(jì)，溫度傳感器使用DS18B20，CPLD采用EPM240T100C5。DS18B20 具有體積小，硬件開銷低(只需要一根信號(hào)線)，抗干
關(guān)鍵字：溫度計(jì) cpld

CPLD、FPGA、DSP的聯(lián)系和區(qū)別？

　　ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM也是單片機(jī)。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。　　由于所有產(chǎn)品均采用一個(gè)通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場(chǎng)占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與
關(guān)鍵字： CPLD FPGA DSP