<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld-jtag接口

          CPLD在臭氧電源中的應(yīng)用

          • 摘要:利用壓控振蕩器CD4046和可編程邏輯器件EPM7128構(gòu)成控制系統(tǒng),通過(guò)調(diào)節(jié)逆變輸出脈沖的占空比和頻率,實(shí)現(xiàn)臭氧電源輸出電壓和頻率的調(diào)節(jié),從而達(dá)到對(duì)臭氧電源輸出功率的調(diào)節(jié)。調(diào)試結(jié)果表明該系統(tǒng)滿(mǎn)足實(shí)時(shí)性和功耗
          • 關(guān)鍵字: CPLD  臭氧電源  中的應(yīng)用    

          TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計(jì)

          • 摘要:介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計(jì)。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤(pán)存儲(chǔ)器以及顯示器接口等芯片,利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)
          • 關(guān)鍵字: 接口  設(shè)計(jì)  系統(tǒng)  采集  CPLD  視頻  TMS320F2812  

          采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設(shè)計(jì)

          • 采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來(lái)的。它是一種面向設(shè)計(jì)、多層次的硬件描述語(yǔ)言,是集行為描述、RTL
          • 關(guān)鍵字: 優(yōu)化  原理  設(shè)計(jì)  電路  語(yǔ)言  CPLD/FPGA  VHDL  采用  

          基于PC104總線(xiàn)和CPLD的測(cè)頻模件設(shè)計(jì)

          • 摘要:根據(jù)某測(cè)試系統(tǒng)的需要,設(shè)計(jì)基于PCl04總線(xiàn)和CPLD的高精度測(cè)頻模件,采用多周期同步測(cè)頻法實(shí)現(xiàn)對(duì)所測(cè)頻段的等精度測(cè)量。設(shè)計(jì)了該測(cè)頻模件的硬件電路,并給出用CPLD實(shí)現(xiàn)數(shù)字頻率計(jì)的詳細(xì)VHDL源代碼。采用原理圖的
          • 關(guān)鍵字: CPLD  104  PC  總線(xiàn)    

          基于CPLD的異步串行通訊控制器的研究與設(shè)計(jì)

          • 本文在對(duì)異步串行通信協(xié)議進(jìn)行分析的基礎(chǔ)上,根據(jù)實(shí)際工程的需要,對(duì)異步串行通信控制器進(jìn)行了詳細(xì)設(shè)計(jì),并結(jié)合CPLD器件,采用VHDL語(yǔ)言,對(duì)設(shè)計(jì)方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證,通過(guò)最后時(shí)序仿真的波形圖得出了設(shè)計(jì)方案的正確,而且加載了該設(shè)計(jì)程序的CPLD在實(shí)際工程中能夠很好地與處理器進(jìn)行連接來(lái)收發(fā)數(shù)據(jù),從而為那些沒(méi)有串行異步接口的處理器提供一個(gè)比較理想的設(shè)計(jì)方案。
          • 關(guān)鍵字: CPLD  異步串行  通訊  控制器    

          基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

          基于CPLD的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)

          • 摘要:針對(duì)傳統(tǒng)信號(hào)源精度低的特點(diǎn),提出一種新的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案。這里介紹的函數(shù)信號(hào)發(fā)生器由CPLD、單片機(jī)控制模塊、鍵盤(pán)、LED顯示、D/A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術(shù),用單片機(jī)控制CPLD的
          • 關(guān)鍵字: CPLD  函數(shù)信號(hào)發(fā)生器    

          基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)

          • 摘要:常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過(guò)軟件控制數(shù)據(jù)采集的模/數(shù)轉(zhuǎn)換,這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行,從而降低系統(tǒng)的運(yùn)算速度,數(shù)據(jù)采集的速度也將受到限制。通過(guò)CPLD實(shí)現(xiàn)由硬件控制模/數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示,
          • 關(guān)鍵字: CPLD  數(shù)據(jù)采集  電路  仿真設(shè)計(jì)    

          基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

          • 摘要:提出一種基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)方案,詳細(xì)介紹系統(tǒng)硬件設(shè)計(jì)以及CPLD內(nèi)部控制原理,并對(duì)CPLD控制電路仿真。該系統(tǒng)體積小、功耗低,能夠?qū)崟r(shí)記錄多次重觸發(fā)信號(hào),每次信號(hào)記錄均有負(fù)延遲,讀取出
          • 關(guān)鍵字: CPLD  觸發(fā)  存儲(chǔ)測(cè)試  系統(tǒng)設(shè)計(jì)    

          基于ARM和CPLD的開(kāi)放式數(shù)控系統(tǒng)設(shè)計(jì)

          • 基于ARM和CPLD的開(kāi)放式數(shù)控系統(tǒng)設(shè)計(jì),針對(duì)新一代開(kāi)放式數(shù)控系統(tǒng)的特征要求,提出一種基于ARM和CPLD、以Windows CE為操作系統(tǒng)的開(kāi)放式數(shù)控系統(tǒng)方案。介紹了系統(tǒng)的軟硬件平臺(tái)開(kāi)發(fā),重點(diǎn)討論了系統(tǒng)核心部分中斷控制的實(shí)現(xiàn)方案,包括Windows CE系統(tǒng)中斷服務(wù)、應(yīng)用程序中斷響應(yīng)和CPLD程序。
          • 關(guān)鍵字: 數(shù)控系統(tǒng)  設(shè)計(jì)  開(kāi)放式  CPLD  ARM  基于  通信協(xié)議  

          用CPLD支持多個(gè)SD器件

          • 用CPLD支持多個(gè)SD器件,在一個(gè)系統(tǒng)中添加多個(gè)安全數(shù)字 (SD) 器件的需求日益增長(zhǎng)。然而,大多數(shù)主機(jī)器件(如 Intel PXA270、TI OMAP和Qualcomm MSM處理器)都只提供一個(gè)SD接口。幸運(yùn)的是,使用復(fù)雜可編程邏輯器件(CPLD)即可使主機(jī)器件支持
          • 關(guān)鍵字: 器件  SD  多個(gè)  支持  CPLD  

          采用CPLD來(lái)替代微處理器的6種方法

          • 隨著低功耗CPLD的出現(xiàn),低功耗電子產(chǎn)品設(shè)計(jì)人員現(xiàn)在有新的選擇來(lái)實(shí)現(xiàn)以前由微控制器完成的多種功能。本白...
          • 關(guān)鍵字: CPLD  微處理器  低功耗  微控制器  

          嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

          • 嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案,介紹怎樣在嵌入式CPU 80C186XL DRAM刷新控制單元的基礎(chǔ)上,利用CPLD技術(shù)和80C196XL的時(shí)序特征設(shè)計(jì)一個(gè)低價(jià)格、功能完整的DRAM控制器的方法,并采用VHDL語(yǔ)言編程實(shí)現(xiàn)。
          • 關(guān)鍵字: CPLD  解決方案  控制器  DRAM  系統(tǒng)  嵌入式  
          共781條 38/53 |‹ « 36 37 38 39 40 41 42 43 44 45 » ›|

          cpld-jtag接口介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條cpld-jtag接口!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-jtag接口的理解,并與今后在此搜索cpld-jtag接口的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();