<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-jtag接口

cpld-jtag接口文章進入cpld-jtag接口技術(shù)社區(qū)

基于DSP和CPLD的液晶模塊的設(shè)計

引言
DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強等優(yōu)良技術(shù)和較低的價格特性。嵌入式系統(tǒng)的實時性好、占用資源少、功能強、可靠性高、模塊化結(jié)構(gòu)、便于移植和定制的特點?；?DSP平臺的嵌入式系統(tǒng)
關(guān)鍵字：模塊設(shè)計液晶 CPLD DSP 基于

復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用

1概述隨著大規(guī)模集成電路和單片機的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功...
關(guān)鍵字： CPLD 通信數(shù)據(jù)傳輸

靈活的現(xiàn)代CPLD汽車數(shù)字儀表板

汽車儀表板成為匯集車輛安
關(guān)鍵字： CPLD 汽車儀表板

基于CPLD的異步ASI/SDI信號電復(fù)接光傳輸設(shè)備的設(shè)計

基于CPLD的異步ASI/SDI信號電復(fù)接光傳輸設(shè)備的設(shè)計使用了最新的ASI/SDI信號電復(fù)接/分接技術(shù)，可以實現(xiàn)兩路信號的時分復(fù)用傳輸，替代了以往以波分復(fù)用技術(shù)為基礎(chǔ)的多路異步信號傳輸模式，大大節(jié)省了生產(chǎn)成本，使產(chǎn)品的市場競爭力進一步提高。
關(guān)鍵字： CPLD ASI SDI 信號電

一種基于CPLD的單片機與PCI接口設(shè)計解決方案

0 引言　　8位單片機在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等
關(guān)鍵字：設(shè)計解決方案接口 PCI CPLD 單片機基于

DSP與CPLD的輸電線路局部氣象監(jiān)測裝置設(shè)計

DSP與CPLD的輸電線路局部氣象監(jiān)測裝置設(shè)計,1 概述
輸電線路的狀態(tài)直接決定著整個電網(wǎng)的安全穩(wěn)定運行，輸電線路微氣象參數(shù)的實時監(jiān)測能夠為電網(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測和控制提供必要的現(xiàn)場信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定
關(guān)鍵字：監(jiān)測裝置設(shè)計氣象局部 CPLD 輸電線路 DSP

利用P89C669的23 b的線性地址并采用CPLD外部擴展設(shè)備

P89C669是PHILIPS半導(dǎo)體一款51MX(存儲器擴展)內(nèi)核的微處理器，其指令執(zhí)行速度2倍于標準的80C51器件，線性地址經(jīng)擴展后可支持高達8 MB的程序存儲器和8 MB的數(shù)據(jù)存儲器，這是他相對于標準51內(nèi)核的最大優(yōu)點。目前的單片
關(guān)鍵字：外部擴展設(shè)備 CPLD 采用 P89C669 線性地址利用

應(yīng)用于晶體管圖示儀的CPLD控制器設(shè)計

晶體管圖示儀是電路設(shè)計中常用的電子儀器，它能夠顯示晶體管的輸入特性、輸出特性和轉(zhuǎn)移特性等多種曲線和參數(shù)。它不僅可以測量晶體二極管和三極管，還可以測量場效應(yīng)管、隧道二極管、單結(jié)晶體管、可控硅和光耦
關(guān)鍵字： CPLD 應(yīng)用于晶體管圖示儀

基于單片機和CPLD實時數(shù)據(jù)采集顯示系統(tǒng)設(shè)計

數(shù)據(jù)采集是對信號處理的重要手段。針對導(dǎo)引頭電壓的檢測需求，提出一種實時數(shù)據(jù)采集顯示系統(tǒng)設(shè)計方法，給出信號預(yù)處理電路，應(yīng)用可編程邏輯器件EPM7128SLC和8路模擬多路選擇器ADG508A實現(xiàn)采集信號的選通設(shè)計，介紹單片機80C196KB內(nèi)A／D轉(zhuǎn)換器在采集電路中的使用方法，使用雙端口存儲器IDT7130實現(xiàn)數(shù)據(jù)的雙機傳輸，在并口EPP模式下，采用WDM驅(qū)動方式，完成采集數(shù)據(jù)實時讀取和顯示。通過實踐證明，該系統(tǒng)能夠滿足多通道電壓采集實時顯示要求，電路設(shè)計方法簡單，可靠性高，且采集通道具有擴展性。
關(guān)鍵字：顯示系統(tǒng) 設(shè)計數(shù)據(jù)采集實時單片機 CPLD 基于

基于DSP的運動控制器的開發(fā)

基于DSP的運動控制器的開發(fā), 運動控制器是一種用于多種運動控制場合的上位控制單元，通常采用專業(yè)運動控制芯片或高速DSP來控制步進電機或伺服電機。運動控制器與PC機構(gòu)成主從結(jié)構(gòu)。PC機負責(zé)人機交互界面的管理和控制系統(tǒng)的實時監(jiān)控工作；控制
關(guān)鍵字：開發(fā) 控制器運動 DSP 基于光學(xué)工程，運動控制器，DSP，CPLD

基于CPLD的高速存儲設(shè)計

O 引言
信息存儲是信息科學(xué)研究的重要內(nèi)容之一。在信號處理、智能儀器及工業(yè)自動控制等領(lǐng)域都存在著信息存儲的內(nèi)容。隨著技術(shù)的不斷發(fā)展，對數(shù)據(jù)信息存儲的速度要求越來越高，因此，數(shù)據(jù)高速存儲在系統(tǒng)設(shè)計過程
關(guān)鍵字： CPLD 高速存儲

基于CPLD的光伏逆變器鎖相及保護電路設(shè)計

0 引言
在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對電網(wǎng)電壓的鎖相是一項關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時會產(chǎn)生較大的電磁干擾，因此，其簡單的鎖相方法很容易受到干擾而失鎖，從而導(dǎo)致系統(tǒng)無法正常運行。在這種情況下
關(guān)鍵字： CPLD 光伏逆變器保護電路設(shè)計

便攜式產(chǎn)品具有低功耗意識的FPGA設(shè)計方法

ILGOO系列低功耗FPGA產(chǎn)品Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計中替代ASIC...
關(guān)鍵字：便攜式產(chǎn)品 CPLD 低功耗 FPGA ILGOO

一種基于CPLD的交通燈控制系統(tǒng)設(shè)計

0 引言
隨著我國經(jīng)濟的快速發(fā)展，車輛擁有量也隨之急劇增加，再加上人口數(shù)量的膨脹，城市的交通擁擠問題變得日益突出。如何使交通燈的控制更加合理，使現(xiàn)有的交通資源發(fā)揮更大的效益，已經(jīng)成為城市管理者和科
關(guān)鍵字：設(shè)計控制系統(tǒng) 交通 CPLD 基于 CPLD

基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)

引言分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。
關(guān)鍵字： CPLD FPGA 多功能分頻器

共781條 39/53 |‹ « 37 38 39 40 41 42 43 44 45 46 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。創(chuàng)建詞條

cpld-jtag接口電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld-jtag接口相關(guān)帖子

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器
基于DSP+CPLD的斷路器智能控制單元設(shè)計

cpld-jtag接口資料下載

Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗，快來拿~

熱門主題

CPLD-JTAG接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();