cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)

簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。
關(guān)鍵字： CPLD FPGA 整數(shù) 分頻器

零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用

介紹了萊迪思半導(dǎo)體公司推出的零功耗超快速?gòu)?fù)雜中編程邏輯器件ispMACH4000Z的特征、結(jié)構(gòu)和原理。
關(guān)鍵字： ispMACH 4000Z CPLD 4000

用CPLD實(shí)現(xiàn)單片機(jī)讀寫(xiě)模塊

介紹實(shí)現(xiàn)單片機(jī)與Xilinx公司XC9500系列可編程邏輯器件的讀寫(xiě)邏輯功能模塊的接口設(shè)計(jì)，以及Xilinx公司的XC9500系列可編程邏輯器件的開(kāi)發(fā)流程。
關(guān)鍵字： CPLD 單片機(jī) 讀寫(xiě)模塊

用CPLD控制曼徹斯特編解碼器

討論如何使用CPLD實(shí)現(xiàn)單片機(jī)與曼徹斯特編解碼器的接口。
關(guān)鍵字： CPLD 曼徹斯特編解碼器

CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

本文介紹一種利用CPLD器件實(shí)現(xiàn)的可編程的性能良好的IRIG-B碼源。
關(guān)鍵字： CPLD 器件系統(tǒng) 中的應(yīng)用

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

采用VHDL語(yǔ)言設(shè)計(jì)，用CPLD控制模/數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn)，具有容錯(cuò)和自檢能力。
關(guān)鍵字： CPLD 多路同步數(shù)據(jù)采集系統(tǒng)

I2C器件接口IP核的CPLD設(shè)計(jì)

根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語(yǔ)言，建立IP核。
關(guān)鍵字： CPLD I2C 器件接口

基于CPLD的高壓電力線(xiàn)FSK MODEM設(shè)計(jì)

介紹應(yīng)用CPLD實(shí)現(xiàn)非標(biāo)準(zhǔn)的FSK MODEM的設(shè)計(jì)方法；探討如何優(yōu)化算法和改良電路來(lái)減少系統(tǒng)的誤碼率，并給出應(yīng)用電路。
關(guān)鍵字： MODEM 設(shè)計(jì) FSK 力線(xiàn) CPLD 高壓電基于

一種基于CPLD的PWM控制電路設(shè)計(jì)

介紹了利用硬件描述語(yǔ)言VHDL設(shè)計(jì)的一種基于CPLD的PWM控制電路。
關(guān)鍵字：電路設(shè)計(jì) 控制 PWM CPLD 基于

博物館智能防盜保護(hù)器系統(tǒng)設(shè)計(jì)

摘要：本設(shè)計(jì)的目的是實(shí)現(xiàn)博物館藏品防盜和保護(hù)的智能化。以微處理器為核心，利用美國(guó)國(guó)家半導(dǎo)體的彩色圖像傳感器LM9628和溫度傳感器LM19進(jìn)行環(huán)境監(jiān)控，并控制報(bào)警系統(tǒng)和空調(diào)系統(tǒng)以及進(jìn)行圖像處理。關(guān)鍵詞：圖像傳感器；溫度傳感器；AVR單片機(jī)；CPLD引言博物館內(nèi)的藏品常常受到人為盜竊的威脅，周?chē)h(huán)境的變化也會(huì)對(duì)其造成破壞，因此需要極為可靠的防盜系統(tǒng)及完善的空調(diào)系統(tǒng)，本設(shè)計(jì)的目的就是實(shí)現(xiàn)對(duì)館藏品的智能化防盜和保護(hù)。博物館關(guān)閉時(shí)便可將此防盜保護(hù)器啟動(dòng)，通過(guò)CMOS傳感器對(duì)博
關(guān)鍵字： AVR單片機(jī) CPLD 圖像傳感器溫度傳感器

嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文介紹了一種基于嵌入式微控制器MSP430構(gòu)建的嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，在實(shí)現(xiàn)了網(wǎng)絡(luò)時(shí)鐘同步的基礎(chǔ)上又提供了方便易用的網(wǎng)絡(luò)管理接口。關(guān)鍵詞：同步時(shí)鐘；MSP430單片機(jī)；數(shù)字鎖相環(huán)；CPLD同步時(shí)鐘系統(tǒng)是同步設(shè)備中實(shí)現(xiàn)同步通信的核心，因此，要實(shí)現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時(shí)鐘系統(tǒng)一方面要能提供精確的定時(shí)同步，另一方面還要能方便實(shí)現(xiàn)網(wǎng)絡(luò)管理中心對(duì)同步時(shí)鐘的管理。本文詳細(xì)介紹了利用嵌入式微控制器MSP430單片機(jī)和數(shù)字鎖相環(huán)(DPLL)來(lái)實(shí)現(xiàn)嵌入式
關(guān)鍵字： CPLD MSP430單片機(jī) 數(shù)字鎖相環(huán) 同步時(shí)鐘

嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文介紹了一種基于嵌入式微控制器MSP430構(gòu)建的嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，在實(shí)現(xiàn)了網(wǎng)絡(luò)時(shí)鐘同步的基礎(chǔ)上又提供了方便易用的網(wǎng)絡(luò)管理接口。關(guān)鍵詞：同步時(shí)鐘；MSP430單片機(jī)；數(shù)字鎖相環(huán)；CPLD同步時(shí)鐘系統(tǒng)是同步設(shè)備中實(shí)現(xiàn)同步通信的核心，因此，要實(shí)現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時(shí)鐘系統(tǒng)一方面要能提供精確的定時(shí)同步，另一方面還要能方便實(shí)現(xiàn)網(wǎng)絡(luò)管理中心對(duì)同步時(shí)鐘的管理。本文詳細(xì)介紹了利用嵌入式微控制器MSP430單片機(jī)和數(shù)字鎖相環(huán)(DPLL)來(lái)實(shí)現(xiàn)嵌入式
關(guān)鍵字： CPLD MSP430單片機(jī) 數(shù)字鎖相環(huán) 同步時(shí)鐘

列車(chē)車(chē)載GPS智能里程表的網(wǎng)絡(luò)化設(shè)計(jì)

摘要：本文提出了采用基于GPS的行駛里程數(shù)據(jù)采集和通過(guò)網(wǎng)絡(luò)通信控制器WebChip進(jìn)行網(wǎng)絡(luò)化數(shù)據(jù)管理的智能里程表設(shè)計(jì),并給出了具體設(shè)計(jì)方案。關(guān)鍵詞：車(chē)輛管理；GPS；WebChip；CPLD引言在鐵路列車(chē)車(chē)輛管理過(guò)程中，對(duì)列車(chē)每一節(jié)車(chē)廂行駛里程的統(tǒng)計(jì)，是對(duì)車(chē)廂進(jìn)行管理和維護(hù)的一個(gè)重要依據(jù)。因此，獲取精確的行駛里程對(duì)于鐵路系統(tǒng)的高效、安全運(yùn)營(yíng)無(wú)疑是非常重要的。計(jì)算行駛里程的傳統(tǒng)方法：一種是靠人工估計(jì)，費(fèi)時(shí)費(fèi)力且不夠準(zhǔn)確；另一種是通過(guò)計(jì)算列車(chē)車(chē)輪行駛的距離，這種方法操作復(fù)
關(guān)鍵字： CPLD GPS WebChip 車(chē)輛管理

PCI總線(xiàn)至UTOPIA接口控制的CPLD設(shè)計(jì)實(shí)現(xiàn)

摘要：本文采用Altera的CPLD實(shí)現(xiàn)了PCI總線(xiàn)至UTOPIA接口的邏輯轉(zhuǎn)換控制，為低成本實(shí)現(xiàn)ATM終端奠定了基礎(chǔ)。關(guān)鍵詞： CPLD ; PCI總線(xiàn) ; UTOPIA2總線(xiàn)引言 EDA技術(shù)憑借其高速、方便等特點(diǎn)而被廣泛應(yīng)用于通信領(lǐng)域。本文采用Altera的CPLD實(shí)現(xiàn)了PCI總線(xiàn)至UTOPIA接口的邏輯轉(zhuǎn)換控制，該設(shè)計(jì)再配上ATM線(xiàn)路成幀部件即可成為基于個(gè)人電腦的ATM終端設(shè)備，從而改善因成本較高、市場(chǎng)需求不足等原因
關(guān)鍵字： CPLD PCI總線(xiàn) UTOPIA2總線(xiàn)

用CPLD和外部SRAM構(gòu)成大容量FIFO的設(shè)計(jì)

摘要：對(duì)照一般通用FIFO的外部控制線(xiàn)，以及視頻服務(wù)器應(yīng)用的具體要求，設(shè)計(jì)完成用CPLD和外部SRAM構(gòu)成的大容量、廉價(jià)、高速FIFO，除了可以滿(mǎn)足視頻服務(wù)器碼流緩沖的需要外，也可以作為一個(gè)通用的大容量FIFO。關(guān)鍵詞：視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
關(guān)鍵字：視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO 存儲(chǔ)器