<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-jtag接口

cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

CPLD實(shí)現(xiàn)GPIB控制器的設(shè)計(jì)

作者：魏金成　牟濤1. 引言：1.1用 CPLD 實(shí)現(xiàn) GPIB 控制芯片的意義綜觀現(xiàn)今市場上的測試儀器，不難發(fā)現(xiàn) GPIB總線有重要的作用，在研制臺式測試儀器的時(shí)候，客戶幾乎均要求具備 GPIB接口?？墒窃趯?shí)際研發(fā)過程中，卻發(fā)
關(guān)鍵字： GPIB CPLD 三線掛鉤三態(tài)總線 VHDL

FPGA與CPLD的概念及其區(qū)別

一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC，Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)
關(guān)鍵字： FPGA CPLD

CPLD DDS正交信號源濾波器

桂林電子科技大學(xué) 韓劍李德明馮雪1 引言由于傳統(tǒng)的多波形函數(shù)信號發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號發(fā)生器。它采用CPLD作為函數(shù)信號發(fā)生器的處理器，以單片機(jī)和
關(guān)鍵字： CPLD DDS 單片機(jī)

CPLD電梯運(yùn)行控制器VHDL

西安航空職業(yè)技術(shù)學(xué)院李軍法1 引言隨著社會的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種建筑中，并且對電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的
關(guān)鍵字： CPLD 電梯運(yùn)行控制器 VHDL

基于脈沖信號源的CPLD方法實(shí)現(xiàn)

單片機(jī)產(chǎn)生的脈沖信號源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號源，脈沖信號源的參數(shù)(頻率、占空比)由工控機(jī)通過I/O板卡設(shè)置，
關(guān)鍵字：脈沖信號源 CPLD 單片機(jī)

基于CPLD的CCD信號發(fā)生器的研究

1、引言CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來的新型半導(dǎo)體器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點(diǎn)以及在分辨率、動態(tài)范圍、靈敏度
關(guān)鍵字： CPLD CCD 信號發(fā)生器

DSP與CPLD的輸電線路局部氣象監(jiān)測裝置設(shè)計(jì)

1 概述輸電線路的狀態(tài)直接決定著整個電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測和控制提供必要的現(xiàn)場信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行，
關(guān)鍵字： DSP CPLD 輸電線路氣象監(jiān)測

基于CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

引言隨著電子技術(shù)的發(fā)展，對遙測信號的幀結(jié)構(gòu)的可編程度、集成度的要求越來越高，用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場試驗(yàn)任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
關(guān)鍵字： CPLD 時(shí)間統(tǒng)一系統(tǒng) IRIG－B碼

基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)生
關(guān)鍵字：嵌入式系統(tǒng) DRAM控制器 CPLD

FPGA與CPLD的辨別和分類

FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
關(guān)鍵字： FPGA CPLD 辨識

基于CPLD／FPGA的VHDL語言電路優(yōu)化設(shè)計(jì)

杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院上海 200093)0 引言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
關(guān)鍵字： VHDL CPLD／FPGA 電路設(shè)計(jì) 優(yōu)化

用于VHDL的DRAM控制器設(shè)計(jì)

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)
關(guān)鍵字： 80C186XL CPLD DRAM控制器 VHDL

PLD將憑借高效低耗挑戰(zhàn)消費(fèi)電子領(lǐng)域

可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會提供的數(shù)據(jù)，PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長最快的領(lǐng)域之一，高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
關(guān)鍵字： PLD FPGA CPLD

東亞LTE設(shè)備需求強(qiáng)勁　FPGA喜迎4G商機(jī)

東亞地區(qū)長程演進(jìn)計(jì)畫(LTE)設(shè)備需求，驅(qū)動現(xiàn)場可編程閘陣列(FPGA)業(yè)者營收攀升。2014年中國大陸及臺灣陸續(xù)啟動LTE商轉(zhuǎn)，帶動龐大的LTE設(shè)備購置及基礎(chǔ)建設(shè)投資潮，深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
關(guān)鍵字： 4G LTE FPGA IP 嵌入式 PLD CPLD

CPLD 實(shí)現(xiàn)DDS 信號源的設(shè)計(jì)

中文摘要:利用CPLD 在高速數(shù)據(jù)處理方面的特點(diǎn)設(shè)計(jì)出以VHDL 硬件描述語言為設(shè)計(jì)輸入, 以AL TERA 公司的 EPM 7256 芯片為設(shè)計(jì)載體, 基于DDS 技術(shù)的任意波形信號發(fā)生器。該信號發(fā)生器能同時(shí)輸出兩路信號, 輸出信號的頻
關(guān)鍵字： CPLD DDS 信號源設(shè)計(jì)

共781條 8/53 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。創(chuàng)建詞條

cpld-jtag接口電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計(jì)

cpld-jtag接口相關(guān)帖子

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時(shí)鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器
基于DSP+CPLD的斷路器智能控制單元設(shè)計(jì)

cpld-jtag接口資料下載

Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計(jì)-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗(yàn)，快來拿~

熱門主題

CPLD-JTAG接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();