cpld-jtag接口 文章 進(jìn)入cpld-jtag接口技術(shù)社區(qū)
機(jī)載導(dǎo)彈一控四電動舵機(jī)控制器研究與設(shè)計
- 電動舵機(jī)作為導(dǎo)彈飛行的執(zhí)行機(jī)構(gòu)，其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本，電動舵機(jī)采用三相無刷直流電機(jī)+滾珠絲杠直連式結(jié)構(gòu)，采用一個控制器來控制四路舵機(jī)。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略，控制器以DSP+CPLD為核心架構(gòu)，采用位置、速度雙閉環(huán)PI控制，實現(xiàn)單一控制器同時控制四套電動舵機(jī)相互獨(dú)立工作。實驗結(jié)果表明，控制器可以正常工作，舵機(jī)帶寬可達(dá)到25Hz。
- 關(guān)鍵字： 電動舵機(jī) DSP CPLD 三相無刷直流電機(jī)
上海安路科技宣布國內(nèi)首款ELF系列非易失性CPLD產(chǎn)品開始批量供貨
- 上海安路信息科技有限公司宣布在其主力FPGA產(chǎn)品EAGLE系列之外，再添CPLD產(chǎn)品ELF系列。本次增添的器件包括ELF300和ELF650，目前公司開始對這兩顆器件批量供貨。 ELF系列CPLD作為擁有軟、硬件完全知識產(chǎn)權(quán)的國內(nèi)首款非易失性無限重構(gòu)可編程邏輯器件，ELF的量產(chǎn)將打破國外巨頭在CPLD市場長期壟斷的局面。CPLD被廣泛應(yīng)用于消費(fèi)類、通信、工控、加密、汽車、醫(yī)療、軍工航天等等多個領(lǐng)域。 上海安路銷售副總裁盧鵬表示：“ELF相比同等規(guī)模國外器件，將提供給客戶更好
- 關(guān)鍵字： 上海安路 CPLD
基于CAN總線的多通道實時模擬器設(shè)計
- CAN總線與一般的串行通信總線相比，它的數(shù)據(jù)通信具有可靠性高，實時性高，靈活性強(qiáng)等優(yōu)點(diǎn)，不僅廣泛應(yīng)用于汽車行業(yè)，而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤其在大量數(shù)據(jù)通信處理中，高可靠性及實時響應(yīng)的場合，單通道CAN總線不能滿足實際通信的要求。為此，介紹一種基于多通道實時CAN模擬器的設(shè)計方案。 步驟/方法 1 CAN總線與一般的串行通信總線相比，它的數(shù)據(jù)通信具有可靠性高，實時性高，靈活性強(qiáng)等優(yōu)點(diǎn)，不僅廣泛應(yīng)用于汽車行業(yè)，而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤
- 關(guān)鍵字： CAN CPLD
FPGA實戰(zhàn)演練邏輯篇3：FPGA與CPLD
- 盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上
- 關(guān)鍵字： FPGA 實戰(zhàn)演練 CPLD
基于CPLD實現(xiàn)QPSK調(diào)制電路的設(shè)計
- QPSK是數(shù)字通信系統(tǒng)中一種常用的多進(jìn)制調(diào)制方式。其調(diào)制的基本原理：對輸入的二進(jìn)制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實際
- 關(guān)鍵字： QPSK調(diào)制 CPLD
基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)
- 基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)的設(shè)計, 0 引言目前高速數(shù)據(jù)采集技術(shù)越來越得到人們的重視，傳統(tǒng)的USB 2.0采集平臺理論帶寬只有480 Mbps，實際傳輸能力只有30 Mb/s左右，而USB 3.0采集平臺理論帶寬達(dá)到了5Gbps，能有效解決USB2.0采集系統(tǒng)的缺陷。目前一些
- 關(guān)鍵字： USB3．0 CPLD CYUSB3014 數(shù)據(jù)采集
【E課題】FPGA/CPLD數(shù)字電路原理介紹
- 當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時，證設(shè)計項目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險象，但實際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器?！ D1給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時，存在靜態(tài)險象。險象的程度取決于工作的條件。 多級邏輯的險象是可以去除的
- 關(guān)鍵字： FPGA CPLD
FPGA實戰(zhàn)演練邏輯篇：FPGA與CPLD
- 盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡單地說，F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強(qiáng)化之后的產(chǎn)物。(特權(quán)同學(xué)版權(quán)所有) 一般而言， FPGA與CPLD之間的區(qū)別如表1.1所示。(特權(quán)同學(xué)版權(quán)所有) 表1.1 FPGA和CPLD的比較 ? 總而言之，F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲
- 關(guān)鍵字： FPGA CPLD
cpld-jtag接口介紹
您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。 創(chuàng)建詞條
cpld-jtag接口電路
cpld-jtag接口相關(guān)帖子
cpld-jtag接口資料下載
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473