dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之：創(chuàng)建設(shè)計(jì)工程

　　6.4 創(chuàng)建設(shè)計(jì)工程　　本節(jié)將重點(diǎn)講述如何在ISE下創(chuàng)建一個(gè)新的工程。要完成一個(gè)設(shè)計(jì)，第一步要做的就是新建一個(gè)工程。具體創(chuàng)建一個(gè)工程有以下幾個(gè)步驟。　　(1)打開(kāi)Project Navigator，啟動(dòng)ISE集成環(huán)境。　　ISE的啟動(dòng)請(qǐng)參見(jiàn)6.2節(jié)。　　(2)選擇“File”/“New Project”菜單項(xiàng)，啟動(dòng)新建工程對(duì)話框。　　會(huì)彈出如圖6.9的對(duì)話框。　　如圖6.9所示，新建工程時(shí)需要設(shè)置工程名稱和新建工程的路徑，還要設(shè)置
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之：ISE軟件的設(shè)計(jì)流程

　　6.3 ISE軟件的設(shè)計(jì)流程　　Xilinx公司的ISE軟件是一套用以開(kāi)發(fā)Xilinx公司的FPGA&CPLD的集成開(kāi)發(fā)軟件，它提供給用戶一個(gè)從設(shè)計(jì)輸入到綜合、布線、仿真、下載的全套解決方案，并很方便地同其他EDA工具接口。　　其中，原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開(kāi)發(fā)的XST、Synopsys公司開(kāi)發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測(cè)試激勵(lì)可以是圖
關(guān)鍵字： FPGA Xilinx ISE

FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之：ISE軟件的安裝與啟動(dòng)

　　6.2 ISE軟件的安裝與啟動(dòng) 　　6.2.1 ISE軟件的安裝　　ISE的安裝改變了license管理方式，在安裝后并不需要任何license支持，僅僅是在這安裝過(guò)程式中輸入ISE的注冊(cè)序列號(hào)(Register ID)即可。ISE 7.1i安裝啟動(dòng)界面如圖6.1所示。　　　　圖6.1 ISE 7.1i安裝啟動(dòng)界面　　安裝ISE時(shí)只需要根據(jù)所選的版本是在PC機(jī)或工作站上，然后根據(jù)軟件的提示安裝即可，這里不做詳細(xì)敘述，只對(duì)安裝的幾個(gè)問(wèn)題進(jìn)行說(shuō)明。　　1.環(huán)境變量
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之：ISE軟件簡(jiǎn)介

　　ISE軟件簡(jiǎn)介　　Xilinx作為當(dāng)界上最大的FPGA/CPLD生產(chǎn)商之一，長(zhǎng)期以來(lái)一直推動(dòng)著FPGA/CPLD技術(shù)的發(fā)展。其開(kāi)發(fā)的軟件也不斷升級(jí)換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列。　　ISE是集成綜合環(huán)境的縮寫(xiě)，它是Xillinx FPGA/CPLD的綜合性集成設(shè)計(jì)平臺(tái)，該平臺(tái)集成了設(shè)計(jì)、輸入、仿真、邏輯綜合、布局布線與實(shí)現(xiàn)、時(shí)序分板、芯片下載與配置、功率分析等幾乎所有設(shè)計(jì)流程所需工具。　　ISE系列軟件分為4個(gè)系列：WebPACK、BaseX、Fo
關(guān)鍵字： FPGA ISE

基于京微雅格低功耗FPGA的8b/10b SERDES的接口設(shè)計(jì)

　　摘要　　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES (串化器/ 解串器)所取代。起初， SERDES 是獨(dú)立的ASSP 或ASIC 器件。在過(guò)去幾年中已經(jīng)看到有內(nèi)置SERDES 的FPGA 器件系列，但多見(jiàn)于高端FPGA芯片中，而且價(jià)格昂貴。　　本方案是以CME最新的低功耗系列FPGA的HR03為平臺(tái)，實(shí)現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過(guò)完全數(shù)字化的方法實(shí)現(xiàn)SERDES的CD
關(guān)鍵字：京微雅格 FPGA

零基礎(chǔ)學(xué)FPGA（十一）一步一腳印之基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)全流程及常見(jiàn)錯(cuò)誤詳解

　　記得在上幾篇博客中，有幾名網(wǎng)友提出要加進(jìn)去錯(cuò)誤分析這一部分，那我們就從今天這篇文章開(kāi)始加進(jìn)去我在消化這段代碼的過(guò)程中遇到的迷惑，與大家分享。　　今天要寫(xiě)的是一段基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)，之前也寫(xiě)過(guò)串口發(fā)送的電路，這次寫(xiě)的與上次的有幾分類(lèi)似。這段代碼也是我看過(guò)別人寫(xiě)過(guò)的之后，消化一下再根據(jù)自己的理解寫(xiě)出來(lái)的，下面是我寫(xiě)這段代碼的全部流程和思路，希望對(duì)剛開(kāi)始接觸的朋友來(lái)說(shuō)有一點(diǎn)點(diǎn)的幫助，也希望有經(jīng)驗(yàn)的朋友給予寶貴的建議。　　首先來(lái)解釋一下FIFO的含義，F(xiàn)IFO就是First Input Fi
關(guān)鍵字： FPGA FIFO

美高森美發(fā)布領(lǐng)先的FPGA新產(chǎn)品概覽

　　1. 超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA 　　美高森美的超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA器件，無(wú)論在器件、設(shè)計(jì)和系統(tǒng)層次上的安全特性都比其他領(lǐng)先FPGA制造商更先進(jìn)。新的數(shù)據(jù)安全特性現(xiàn)已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分，可讓開(kāi)發(fā)人員充分利用器件本身所具有的同級(jí)別器件中的最低功耗,高可靠性和最佳安全技術(shù)，以期構(gòu)建高度差
關(guān)鍵字：美高森美 SmartFusion2 FPGA

達(dá)芬奇技術(shù)在視頻和機(jī)器人方面應(yīng)用案例及技術(shù)文獻(xiàn)匯總

　　本文介紹達(dá)芬奇技術(shù)的解讀文獻(xiàn)及應(yīng)用案例，供大家參考。　　解讀達(dá)芬奇技術(shù) 　　達(dá)芬奇技術(shù)是一種數(shù)字圖像、視頻、語(yǔ)音、音頻信號(hào)處理的新平臺(tái)，一經(jīng)推出，就受到熱烈歡迎，以其為基礎(chǔ)的應(yīng)用開(kāi)發(fā)層出不窮。該技術(shù)是一種內(nèi)涵豐富的綜合體，包含達(dá)芬奇處理器、軟件、開(kāi)發(fā)環(huán)境、算法庫(kù)和其他技術(shù)支持等。正因?yàn)樯婕暗募夹g(shù)面廣，因此有比較高的技術(shù)門(mén)檻。　　視頻跟蹤算法在Davinci SOC上的實(shí)現(xiàn)與優(yōu)化　　本文在基于雙核DM6446的系統(tǒng)平臺(tái)上，利用改進(jìn)后的跟蹤算法實(shí)現(xiàn)了智能目標(biāo)跟蹤系統(tǒng)。該算法可以成功跟蹤目標(biāo)，
關(guān)鍵字： DSP ARM DM6446

視頻跟蹤算法在Davinci SOC上的實(shí)現(xiàn)與優(yōu)化

　　引言　　目標(biāo)跟蹤作為計(jì)算機(jī)視覺(jué)的一個(gè)極具挑戰(zhàn)性的研究任務(wù)，已被廣泛的應(yīng)用在人機(jī)交互、智能監(jiān)控、醫(yī)學(xué)圖像處理等領(lǐng)域中。目標(biāo)跟蹤的本質(zhì)是在圖像序列中識(shí)別出目標(biāo)的同時(shí)對(duì)其進(jìn)行精確定位。為了克服噪聲、遮擋、背景的改變等對(duì)目標(biāo)識(shí)別帶來(lái)的困難，出現(xiàn)了很多的跟蹤算法。　　因?yàn)槟繕?biāo)跟蹤算法需要處理的數(shù)據(jù)量大、運(yùn)算復(fù)雜，需要性能強(qiáng)大的處理器才能實(shí)時(shí)處理。我們選用TI推出的最新產(chǎn)品TMS320DM6446實(shí)現(xiàn)算法。TMS320DM6446是一款高度集成的片上系統(tǒng)，集成了可以運(yùn)行頻率高達(dá)594MHz的C64x+ D
關(guān)鍵字： DSP Davinci SOC

解讀達(dá)芬奇技術(shù)

　　達(dá)芬奇技術(shù)是一種數(shù)字圖像、視頻、語(yǔ)音、音頻信號(hào)處理的新平臺(tái)，一經(jīng)推出，就受到熱烈歡迎，以其為基礎(chǔ)的應(yīng)用開(kāi)發(fā)層出不窮。該技術(shù)是一種內(nèi)涵豐富的綜合體，包含達(dá)芬奇處理器、軟件、開(kāi)發(fā)環(huán)境、算法庫(kù)和其他技術(shù)支持等。正因?yàn)樯婕暗募夹g(shù)面廣，因此有比較高的技術(shù)門(mén)檻。　　前言　　數(shù)字視頻技術(shù)無(wú)疑將重塑整個(gè)電子行業(yè)的面貌。當(dāng)然，數(shù)字視頻技術(shù)也正在使我們的視頻體驗(yàn)、傳輸以及交互方式發(fā)生著深刻的變化。其已開(kāi)始進(jìn)入我們的汽車(chē)、計(jì)算機(jī)、移動(dòng)電話以及網(wǎng)絡(luò)。不過(guò)，帶來(lái)高品質(zhì)的娛樂(lè)享受僅是精彩剛剛開(kāi)始! 　　過(guò)去，工程師
關(guān)鍵字：達(dá)芬奇技術(shù) DSP

達(dá)芬奇技術(shù)簡(jiǎn)化數(shù)字視頻設(shè)計(jì)

　　數(shù)字視頻技術(shù)無(wú)疑將重塑整個(gè)電子行業(yè)的面貌。當(dāng)然，數(shù)字視頻技術(shù)也正在使我們的視頻體驗(yàn)、傳輸以及交互方式發(fā)生著深刻的變化，開(kāi)始進(jìn)入汽車(chē)、計(jì)算機(jī)、移動(dòng)電話及網(wǎng)絡(luò)。過(guò)去，工程師們?cè)趯?shí)施數(shù)字視頻時(shí)選擇非常有限，硬連線以及基于ASIC的方案總是限制著器件的用途、功能，以及它們的自適應(yīng)性;雖然專用器件的靈活性稍高于ASIC，但是，面對(duì)日新月異的多媒體標(biāo)準(zhǔn)與應(yīng)用，它們的效用仍然很有限;而且缺少具有足夠性能、成本足夠低、靈活性足夠高的數(shù)字視頻開(kāi)發(fā)平臺(tái)。　　為了解決這些難題，德州儀器公司提供了一種很好的解決方案，即基
關(guān)鍵字：達(dá)芬奇 DSP ARM9

基于OMAP的設(shè)計(jì)匯總，包括示波器、監(jiān)護(hù)儀、人機(jī)接口等

　　德州儀器 (TI) 公司的開(kāi)放式多媒體應(yīng)用平臺(tái)OMAP(Open Multimedia Application Platform)是一種為滿足移動(dòng)多媒體信息處理及無(wú)線通信應(yīng)用開(kāi)發(fā)出來(lái)的高性能、高集成度嵌入式處理器。本文介紹基于OMAP經(jīng)典設(shè)計(jì)匯總，供大家參考。　　OMAP5912雙核通信及其數(shù)字音頻系統(tǒng)實(shí)現(xiàn) 　　OMAP平臺(tái)因其特有的雙核結(jié)構(gòu)，廣泛應(yīng)用于實(shí)時(shí)多媒體影音數(shù)據(jù)處理、語(yǔ)音識(shí)別系統(tǒng)、網(wǎng)絡(luò)通信等領(lǐng)域。筆者以O(shè)MAP5912平臺(tái)的數(shù)字音頻系統(tǒng)為例介紹雙核通信的具體應(yīng)用，希望能對(duì)使用OMAP的
關(guān)鍵字： OMAP 示波器 DSP

基于OMAP的無(wú)線傳感網(wǎng)節(jié)點(diǎn)處理器的設(shè)計(jì)與實(shí)現(xiàn)

　　無(wú)線傳感網(wǎng)絡(luò)是計(jì)算技術(shù)、通信技術(shù)和傳感器技術(shù)相結(jié)合的產(chǎn)物。傳感網(wǎng)應(yīng)用場(chǎng)合非常廣泛，節(jié)點(diǎn)也可以搭載不同類(lèi)型的傳感器。當(dāng)節(jié)點(diǎn)自身搭載的傳感器為震動(dòng)、磁傳感器時(shí)，采集到的數(shù)據(jù)量較小，處理簡(jiǎn)單，目前的傳感網(wǎng)節(jié)點(diǎn)(如Mica節(jié)點(diǎn))就可以滿足需要。但當(dāng)節(jié)點(diǎn)集成圖像傳感器、紅外傳感器等大數(shù)據(jù)量傳感器對(duì)傳感數(shù)據(jù)網(wǎng)絡(luò)的實(shí)時(shí)要求相當(dāng)高時(shí)，現(xiàn)有的節(jié)點(diǎn)受處理及存儲(chǔ)能力的限制無(wú)法滿足要求。　　本文主要分析在設(shè)計(jì)較高處理及存儲(chǔ)能力傳感節(jié)點(diǎn)時(shí)，如何滿足傳感網(wǎng)節(jié)點(diǎn)低功耗和高處理能力間的平衡關(guān)系，并介紹基于OMAP處理器的節(jié)點(diǎn)處理
關(guān)鍵字： OMAP DSP

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過(guò)程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

從硬件角度討論FPGA開(kāi)發(fā)框架

　　FPGA采用了邏輯單元陣列概念，內(nèi)部包括可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個(gè)部分。每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來(lái)實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。　　長(zhǎng)久以來(lái)新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。　　鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開(kāi)發(fā)流程來(lái)處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開(kāi)發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行費(fèi)時(shí)費(fèi)錢(qián)的設(shè)計(jì)修改，而且該缺陷還可能對(duì)項(xiàng)目進(jìn)度計(jì)劃、成本和質(zhì)量造成災(zāi)
關(guān)鍵字： FPGA