<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          Proteus幫你輕松入門DSP(1)--環(huán)境搭建

          •   Proteus軟件是英國Lab Center Electronics公司出版的EDA工具軟件公司的一款電路設(shè)計(jì)與仿真軟件,它包括ISIS,ARES等軟件模塊,其中ARES模塊主要用來完成PCB設(shè)計(jì),而ISIS模塊主要用來完成電路原理圖的設(shè)計(jì)與仿真。Proteus的軟件仿真基于VSM技術(shù),與其他仿真軟件的不同也是最大的優(yōu)勢在于它能夠仿真大量的單片機(jī)芯片,主要包括MCS-51系列,PIC系列,AVR系列,ARM系列等等,軟件配備了大最的單片機(jī)外圍電路與單片機(jī)配合,如鍵盤、LED、LCD、ADC、DAC、存
          • 關(guān)鍵字: Proteus  DSP  

          AMD嵌入式Radeon GPU加速醫(yī)療成像效能

          •   AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù),可望使成像及系統(tǒng)效能到全新境界。   AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎(jiǎng)的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ),帶動(dòng)各種嵌入式應(yīng)用在視覺與平行處理功能提升。除了超音波外, GPGPU 的其他應(yīng)
          • 關(guān)鍵字: AMD嵌  Radeon GPU  FPGA  

          美高森美宣布成功完成9項(xiàng)NIST加密算法驗(yàn)證程序認(rèn)證

          •   致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項(xiàng)全新的美國國家標(biāo)準(zhǔn)與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗(yàn)證程序(CAVP)認(rèn)證。   美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過的認(rèn)證項(xiàng)目包括NIST “Suite B”中的AES加密/解
          • 關(guān)鍵字: 美高森美  NIST  FPGA  

          基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

          •   接觸式圖像傳感器CIS( CONTACT Image SENSOR )是繼CCD之后于20世紀(jì)90年代研究和開發(fā)的一種新型光電耦合器件[1]。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開關(guān)等集成在一個(gè)條狀方形盒內(nèi),其工作原理與CCD較為相似,但與CCD相比,CIS具有體積小、價(jià)格低、結(jié)構(gòu)簡單、安裝方便等優(yōu)點(diǎn),目前在傳真機(jī)、掃描儀及條碼*器等領(lǐng)域可完全取代CCD圖像傳感器。   本文介紹一種基于復(fù)雜可編程邏輯器件CPLD(Complex Programmable LOGIC DE
          • 關(guān)鍵字: CPLD  DSP  圖像傳感器  

          基于OV6630圖像傳感器和DSP的圖像采集系統(tǒng)設(shè)計(jì)

          •   0 引言   DSP是基于可編程超大規(guī)模集成電路和計(jì)算機(jī)技術(shù)發(fā)展起來的一門重要技術(shù),DSP芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP應(yīng)用于各種場合提供了極大的方便。而CMOS圖像傳感器與CCD相比,由于CMOS圖像傳感器能將時(shí)序處理電路和圖像信號的前端放大與數(shù)字化部分集成  于一個(gè)芯片內(nèi),因而其發(fā)展一直受到業(yè)界的高度重視?,F(xiàn)在,隨著技術(shù)與工藝的發(fā)展,CMOS圖像傳感器不僅在噪聲上得到了有效改善,而且分辨率也得到了明顯提高。CMOS圖像傳感器將以其低廉的價(jià)格、實(shí)用的圖像質(zhì)量、高集成
          • 關(guān)鍵字: OV6630  DSP  

          基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

          •   汽車在給人們生活帶來便利的同時(shí)也帶來了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明,目前針對車輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件,普遍為100萬~200萬像素,從而導(dǎo)致抓拍圖像的像素比較低、能夠同時(shí)抓拍的車道數(shù)較少等等問題。面對這一系列問題,大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點(diǎn)。在設(shè)計(jì)過程中,分析了具有500萬像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開發(fā)工具,使用Verilog HDL語言對驅(qū)動(dòng)電路設(shè)計(jì)方案進(jìn)行了硬
          • 關(guān)鍵字: FPGA  圖像傳感器  

          基于FPGA的雙圖像傳感器設(shè)計(jì)方案

          •   當(dāng)人們考慮有兩個(gè)圖像傳感器的應(yīng)用時(shí),首先很可能想到的是一個(gè)三維攝相機(jī)。不過,也有許多設(shè)計(jì)可以通過使用來自兩個(gè)圖像傳感器的數(shù)據(jù)進(jìn)行改善;一個(gè)例子是汽車司機(jī)錄像機(jī)(CDR)的黑盒子,這通常是安裝在后視鏡附近,擁有兩個(gè)攝像機(jī)(圖1)。一個(gè)攝像機(jī)朝向擋風(fēng)玻璃,而另一個(gè)攝像機(jī)指向司機(jī)。在本地的存儲器芯片中存儲攝像機(jī)的視頻,如果有意外事故或疑問,可以進(jìn)行檢索。   基于FPGA的雙圖像傳感器設(shè)計(jì)方案.pdf
          • 關(guān)鍵字: FPGA  圖像傳感器  

          【從零開始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

          •   就算你代碼再怎么牛逼,硬件描述語言再怎么熟練,沒有認(rèn)知FPGA的工作原理,一切都是浮云。因此,在真正開始實(shí)戰(zhàn)演練之前,Bingo將首先介紹FPGA最小工作配置要求,以及一些基本的外設(shè),并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解,用淺顯易懂的語言,讓初學(xué)者深刻認(rèn)識CPLD/FPGA的工作原理,能夠有一個(gè)更深刻的軟硬件思維。   一、Altium Designer 09 winter 軟件介紹        Layout的軟件有很多,包括Altium Designer、P
          • 關(guān)鍵字: FPGA  CPLD  DIY   

          零基礎(chǔ)學(xué)FPGA(八)手把手解析時(shí)序邏輯乘法器代碼

          •   上次看了一下關(guān)于乘法器的Verilog代碼,有幾個(gè)地方一直很迷惑,相信很多初學(xué)者看這段代碼一定跟我當(dāng)初一樣,看得一頭霧水,在網(wǎng)上也有一些網(wǎng)友提問,說這段代碼不好理解,今天小墨同學(xué)就和大家一起來看一下這段代碼,我會(huì)親自在草稿紙上演算,盡量把過程寫的詳細(xì)些,讓更多的人了解乘法器的設(shè)計(jì)思路。   下面是一段16位乘法器的代碼,大家可以先瀏覽一下,之后我再做詳細(xì)解釋   module mux16(   clk,rst_n,   start,ain,bin,yout,done   );   inpu
          • 關(guān)鍵字: FPGA  Verilog  時(shí)序邏輯  

          20個(gè)Nios Ⅱ的經(jīng)典設(shè)計(jì),提供軟硬件架構(gòu)、流程、算法

          •   Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點(diǎn)是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計(jì)方案,供大家參考。   基于NiosⅡ的U盤安全控制器設(shè)計(jì)   本文針對U盤的安全隱患,分析目前較為常見的解決方法,利用SoPC技術(shù),設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機(jī)和U盤之間,通過對U盤進(jìn)行扇區(qū)級的加解密操作,將普通U盤升級為安全U盤,保證U
          • 關(guān)鍵字: ALTERA  FPGA  SoPC  

          基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng)設(shè)計(jì)與應(yīng)用方案

          •   引言   以往的直流電機(jī)調(diào)速系統(tǒng)通常采用單片機(jī)或DSP進(jìn)行控制,而單片機(jī)需要使用大量的外圍電路,且系統(tǒng)的可升級性差,如更換控制器,往往要對整個(gè)軟硬件進(jìn)行重新設(shè)計(jì),可重用性不高。而采用DSP作為主要控制器,如果碰到處理多任務(wù)系統(tǒng)時(shí),一片DSP不能勝任,這時(shí)就需要再擴(kuò)展一片DSP或者FPGA芯片來輔助控制,從而實(shí)行雙芯片控制模式。但這樣做,既增加了兩個(gè)處理器之間同步和通信的負(fù)擔(dān),又使系統(tǒng)實(shí)時(shí)性變壞,延長系統(tǒng)開發(fā)時(shí)間。基于以上此類問題,本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機(jī)調(diào)速系
          • 關(guān)鍵字: PID  NiosⅡ  FPGA  

          一種基于NiosⅡ的可重構(gòu)DSP系統(tǒng)設(shè)計(jì)

          •   引言   為了解決傳統(tǒng)DSP所面臨的速度低、硬件結(jié)構(gòu)不可重構(gòu)、開發(fā)升級周期長和不可移植等問題,本文應(yīng)用Altera公司推出的NiosII嵌入式軟核處理器,提出了一種具有常規(guī)DSP的NiosII系統(tǒng)功能SOPC解決方案。由于可編程的NiosII核含有許多可配置的接口模塊,用戶可根據(jù)設(shè)計(jì)要求,利用QuartusII和SOPC Builder對NiosII及其外圍系統(tǒng)進(jìn)行構(gòu)建。用戶還可通過Matlab和DSP Builder,或直接用VHDL等硬件描述語言,為NiosII嵌入式處理器設(shè)計(jì)各類硬件模塊,并以
          • 關(guān)鍵字: DSP  NiosII  SOPC   

          基于NiosⅡ處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì)

          •   系統(tǒng)以FPGA為核心,通過對正弦信號進(jìn)行濾波、放大整形后得到標(biāo)準(zhǔn)的方波,由FPGA對其頻率、周期及相位差進(jìn)行測量。頻率、周期測量采用等精度測量法,其具有精度高的特點(diǎn);相位差測量采用鑒相器分辨出相位差后測量其高電平所占比例測量。摒棄傳統(tǒng)的FPGA+單片機(jī)方案,利用SOPC Builder在FPGA上構(gòu)建Nios Ⅱ處理器對測量的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理及顯示,實(shí)現(xiàn)了頻率、周期、相位差測量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。   基于Nios_處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì).pdf
          • 關(guān)鍵字: NiosⅡ  多功能計(jì)數(shù)器  FPGA  

          基于NiosⅡ的1553B總線通訊模塊設(shè)計(jì)與開發(fā)

          •   自2005年9月LXI總線推出以來,已經(jīng)顯示出其組建測試系統(tǒng)的眾多優(yōu)點(diǎn)。基于LXI總線組建測試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴(kuò)縮性、實(shí)現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長壽命、低成本、通過IEEE1588時(shí)鐘同步、機(jī)架空間小、合成儀器等諸多優(yōu)點(diǎn)。   1553B總線的全名為“時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”,國內(nèi)多型戰(zhàn)斗機(jī)、軍艦等武器平臺都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊,不僅能滿足多型武器裝備對1553B總線的測試需求,也對LXI總
          • 關(guān)鍵字: NiosⅡ  1553B  FPGA  

          晶振的作用—有用就是任性

          • 1. 晶振的作用--晶振的基本概念   晶振是電路中常用用的時(shí)鐘元件,全稱是叫晶體震蕩器,它是利用具有壓電效應(yīng)的石英晶體片制成的。其作用在于產(chǎn)生原始的時(shí)鐘頻率,這個(gè)頻率經(jīng)過頻率發(fā)生器的放大或縮小后就成了電腦中各種不同的總線頻率。由于石英諧振器具有體積小、重量輕、可靠性高、頻率穩(wěn)定度高等優(yōu)點(diǎn),被應(yīng)用于家用電器和通信設(shè)備中。石英諧振器因具有極高的頻率穩(wěn)定性,故主要用在要求頻率十分穩(wěn)定的振蕩電路中作諧振元件。 2. 晶振的作用--晶振的符號表示   晶振在結(jié)構(gòu)上分為兩只腳的晶振和三只腳的晶振,它們在電
          • 關(guān)鍵字: 晶振  DSP  datasheet  晶振的作用  
          共9877條 159/659 |‹ « 157 158 159 160 161 162 163 164 165 166 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          DSP+FPGA    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();