<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

FPGA工藝制程走在CPU前面

　　日前，晶圓代工龍頭企業(yè)臺積電宣布了其一季度業(yè)績，營收為12.9億美元，環(huán)比增長14.1%同比增長16.9%，這一切得益于其不斷進(jìn)步的工藝制程，就目前28nm制程節(jié)點，臺積電一口氣推出了6款不同規(guī)格的產(chǎn)品，而其他代工廠則表示下半年才會推出28nm的產(chǎn)品。　　
關(guān)鍵字： Xilinx FPGA

CEVA與Alango攜手為CEVA-TeakLite-III DSP系列增添語音增強軟件

　　全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司和世界先進(jìn)的語音通信及移動音頻前端DSP技術(shù)開發(fā)商與授權(quán)廠商Alango Technologies公司共同宣布，針對CEVA市場領(lǐng)先的CEVA-TeakLite-III?DSP系列產(chǎn)品推出最新的Alango語音處理軟件包。CEVA-TeakLite-III DSP旨在滿足手機設(shè)計對更高集成度和更低成本的需求，能夠在單一內(nèi)核中集成無線基帶處理功能與Alango提供的移動音頻、語音和前端語音增強處理功能。
關(guān)鍵字： CEVA DSP

中國國際醫(yī)療電子技術(shù)大會隆重登場

　　權(quán)威的市場分析、領(lǐng)先的技術(shù)方案、關(guān)鍵元器件展示與講解，2011年4月19日，眾多精彩內(nèi)容伴隨著第四屆中國國際醫(yī)療電子大會(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會會長陶篤純、藍(lán)韻集團產(chǎn)品市場部總監(jiān)劉明宇、中國科學(xué)院深圳先進(jìn)技術(shù)研究院鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來的機遇與挑戰(zhàn)、多學(xué)科交叉驅(qū)動醫(yī)療儀器創(chuàng)新關(guān)鍵等角度出發(fā)，
關(guān)鍵字： TI FPGA 醫(yī)療超聲

基于DSP與改進(jìn)邊緣檢測算法的煤矸石自動分選系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：煤矸石 DSP 邊緣檢測算法煤矸石自動分選系統(tǒng)

基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端設(shè)計

0引言利用軟件實施加密算法已經(jīng)成為實時安全通信系統(tǒng)的重要瓶頸。標(biāo)準(zhǔn)的商品化CPU和DSP無法跟上數(shù)據(jù)...
關(guān)鍵字： FPGA 片上系統(tǒng) 無線保密通信終端

基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)

基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn),摘要：高速中頻采樣信號處理平臺在實際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計了一個通用處理平臺，并對其主要性能進(jìn)行了測試。實驗與實際應(yīng)用表明，該系統(tǒng)具有很強的
關(guān)鍵字：信號處理平臺實現(xiàn) 采樣中頻 FPGA DSP 高速基于

FPGA在數(shù)字式心率計中的電路組成及工作原理

本心率計在數(shù)字式心率計的基礎(chǔ)上，采用FPGA和VHDL語言實現(xiàn)，減少了元器件使用數(shù)量，提高了測量精度和可靠性。該電路能夠?qū)崟r采集并測量人體心跳的瞬時和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象）。如果心率過快或過慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報警顯示。
關(guān)鍵字： FPGA 數(shù)字式電路工作原理

基于POWER PC+FPGA架構(gòu)的飛行試驗振動數(shù)據(jù)實時分析

摘要：飛行試驗振動信號具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點，在現(xiàn)有條件下，通過遙測鏈路很難將大量的振動數(shù)據(jù)實時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要，結(jié)合某型號的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動數(shù)
關(guān)鍵字： POWER FPGA PC 架構(gòu)

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計,摘要：為了提高DSP系統(tǒng)的開發(fā)效率，引入了現(xiàn)代DSP技術(shù)，并由此設(shè)計了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理，利用MATLAB／Simulink DSP Builder和Quartusll搭建模型，在模塊的形成方式上，采用DSP Builder中的模塊代替
關(guān)鍵字：調(diào)制器設(shè)計 QPSK 技術(shù) 現(xiàn)代 DSP 基于

基于Cyclone III FPGA的DDR2接口設(shè)計分析

DDR SDRAM是Double Data Rate SDRAM的縮寫，即雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
關(guān)鍵字： Cyclone FPGA DDR2 III

高性能FPGA中的高速SERDES接口

引言　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES是獨立的ASSP或ASIC器
關(guān)鍵字： SERDES FPGA 性能接口

基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端

本設(shè)計使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實現(xiàn)AES加解密，為了系統(tǒng)的擴展性和構(gòu)建良好的人機交互，設(shè)計通過PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗功能，使系統(tǒng)更加安全、通信誤碼率更低。
關(guān)鍵字：保密通信終端無線系統(tǒng) Xilinx FPGA 基于

基于FPGA數(shù)據(jù)流控制動態(tài)可重構(gòu)的實現(xiàn)

摘要基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過單片機控制數(shù)據(jù)流的方式對FPGA進(jìn)行編程配置，實現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。
關(guān)鍵詞 FPGA；遺傳算法；動態(tài)重構(gòu)；單片機
關(guān)鍵字： FPGA 數(shù)據(jù)流動態(tài)可重構(gòu)

基于DSP的軌道移頻信號解調(diào)實現(xiàn)

基于DSP的軌道移頻信號解調(diào)實現(xiàn),摘要提出了以雙路TMS320F2812為核心，接收解調(diào)ZPW-2000A的FSK信號。前端通過信號調(diào)理，利用DSP內(nèi)部的AD對FSK信號采樣。經(jīng)過FFT變換解調(diào)出栽頻頻率、Z—FFT解調(diào)低頻頻率，以及通過DSP的SPI口。對兩路解調(diào)出的信
關(guān)鍵字：解調(diào) 實現(xiàn) 信號軌道 DSP 基于

基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn)

基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn),摘要介紹了在DSP基礎(chǔ)上，實現(xiàn)數(shù)字圖像的混沌加密及硬件實現(xiàn)方法。根據(jù)離散化和數(shù)字化處理技術(shù)，對三維Lorenz混沌系統(tǒng)作離散化處理，用C語言和DSP技術(shù)產(chǎn)生三維Lorenz混沌迭代序列，分別對數(shù)字圖像的紅、綠、藍(lán)三基色
關(guān)鍵字：加密硬件實現(xiàn) 圖像數(shù)字 DSP 混沌基于

共9877條 386/659 |‹ « 384 385 386 387 388 389 390 391 392 393 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。創(chuàng)建詞條

dsp+fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)

dsp+fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp+fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

dsp+fpga專欄文章

熱門主題

DSP+FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();