<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章進入dsp+fpga技術(shù)社區(qū)

基于FPGA的65nm芯片的設(shè)計方案

基于FPGA的65nm芯片的設(shè)計方案,　　隨著工藝技術(shù)向65nm以及更小尺寸的邁進，出現(xiàn)了兩類關(guān)鍵的開發(fā)問題：待機功耗和開發(fā)成本。這兩個問題在每一新的工藝節(jié)點上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計團隊面臨的主要問題。在設(shè)計方法上從專用集成電路(ASIC)和
關(guān)鍵字：設(shè)計方案芯片 65nm FPGA 基于

FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案

FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案,　　本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案，并探討近期的低功耗研究，以洞察高功率效率FPGA的未來趨勢?！　」牡慕M成部分　　FPGA的功耗由兩部分組成：動態(tài)功耗和靜態(tài)功耗。信號給
關(guān)鍵字：功耗選擇方案用戶影響架構(gòu) FPGA

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真,　　針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復(fù)用芯征，本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計的新型設(shè)計方法及其FPGA實現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計的
關(guān)鍵字：設(shè)計 FPGA 仿真系統(tǒng) SDH VHDL 復(fù)用器基于

用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能

用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能,　　引言　　HDLC的ASIC芯片使用簡易，功能針對性強，性能可靠，適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多，ASIC芯片出于專用性的目的難以通用于不同版本，缺乏應(yīng)用靈活性。有的芯片公司還有自己
關(guān)鍵字：鏈路控制功能數(shù)據(jù) 高級 DSP 實現(xiàn) HDLC FPGA

語音信號的A律編解碼的DSP實現(xiàn)

語音信號的A律編解碼的DSP實現(xiàn),摘要：本文介紹了G．711標(biāo)準(zhǔn)的A律壓縮算法的基本原理，設(shè)計出了A律編解碼的軟件流程框圖，在以TMS320VC5416為處理器的硬件開發(fā)平臺上實現(xiàn)了語音信號的A律壓縮解壓算法，并給出了C54x的匯編語言程序。
關(guān)鍵詞：數(shù)字信
關(guān)鍵字： DSP 語音

基于FPGA的圖像調(diào)焦系統(tǒng)研究

摘要：采用基于圖像技術(shù)的自動調(diào)焦方法，根據(jù)圖像分析出圖形的質(zhì)量，完成圖像預(yù)處理、清晰度判別，獲得當(dāng)前的成像狀況。通過控制電機，完成調(diào)焦操作。其中核心技術(shù)是分析圖像質(zhì)量評價函數(shù)。針對調(diào)焦算法計算量大、計
關(guān)鍵字： FPGA 圖像調(diào)焦系統(tǒng)研究

一種基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳...
關(guān)鍵字： CPLD FPGA 信號傳輸聲發(fā)射

基于LatticeXP2設(shè)計的FPGA標(biāo)準(zhǔn)評估技術(shù)

基于LatticeXP2設(shè)計的FPGA標(biāo)準(zhǔn)評估技術(shù),LatticeXP2器件包括基于查找表（LUT）的 FPGA以及非易失閃存單元（flexiFLASH）。LatticeXP2系列器件的LUT從5K到40K，分布是RAM從10K到83Kb，EBR SRAM從166Kb到885Kb，EBR SRAM區(qū)塊從9到48個，sysDSP從3個到8個，18x
關(guān)鍵字：評估技術(shù) 標(biāo)準(zhǔn) FPGA LatticeXP2 設(shè)計基于

基于DSP芯片TMS320LF2407A的超聲電源系統(tǒng)的控制電路

基于DSP芯片TMS320LF2407A的超聲電源系統(tǒng)的控制電路,　　本文利用高速TMS320LF2407A型DSP控制芯片設(shè)計了系統(tǒng)的控制電路，采用全橋逆變器作為超聲振動系統(tǒng)的功率轉(zhuǎn)換主電路，解決由于負載溫度變化等原因產(chǎn)生諧振頻率的漂移，保證系統(tǒng)的高效率。這里研究了粗精復(fù)合的頻率
關(guān)鍵字：系統(tǒng) 控制電路電源超聲 DSP 芯片 TMS320LF2407A 基于

基于FPGA的彩色圖像增強系統(tǒng)

提高顯示器的視覺效果，提出增強比度擴展和色飽和度兩種算法，來對彩色圖像進行增強處理，為滿足視頻信號的實時性要求，應(yīng)用FPGA構(gòu)造高速圖像處理系統(tǒng)。實驗結(jié)果表明，本方法能提高圖像的層次感，增強色彩飽和度，達到顯著提升視覺感受的效果。
關(guān)鍵字： FPGA 彩色圖像增強系統(tǒng)

數(shù)字無線實時視頻通信和拍攝系統(tǒng)設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：實時 DSP 視頻通信拍攝

基于DSP的JPEG圖像壓縮的設(shè)計與實現(xiàn)

關(guān)鍵字： DSP JPEG DCT變換

基于Linux平臺的FPGA驅(qū)動開發(fā)

關(guān)鍵字： Linux FPGA 設(shè)備驅(qū)動

基于雙DSP的雷場偵察圖像實時壓縮存儲方法

1引言以直升機(有人機或無人機)為平臺，利用可見光成像和紅外成像傳感器技術(shù)，可以晝夜進行遠距離、...
關(guān)鍵字： FPGA DSP 實時壓縮

基于DSP芯片和VxWorks操作系統(tǒng)的RTOS視頻網(wǎng)絡(luò)檢測系統(tǒng)

基于DSP芯片和VxWorks操作系統(tǒng)的RTOS視頻網(wǎng)絡(luò)檢測系統(tǒng),　　在遠程測控系統(tǒng)中，嵌入式系統(tǒng)由于其穩(wěn)定性和實時性優(yōu)于傳統(tǒng)平臺而得到迅速發(fā)展。本文提出了一種以DSP芯片和VxWorks為操作系統(tǒng)的新型嵌入式系統(tǒng)設(shè)計方法。　　1　測試系統(tǒng)工作原理　　測試系統(tǒng)的主要任務(wù)是采用D
關(guān)鍵字：視頻網(wǎng)絡(luò) 檢測系統(tǒng) RTOS 操作系統(tǒng) DSP 芯片 VxWorks

共9877條 433/659 |‹ « 431 432 433 434 435 436 437 438 439 440 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。創(chuàng)建詞條

dsp+fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

dsp+fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp+fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

dsp+fpga專欄文章

熱門主題

DSP+FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();