dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

設(shè)計(jì)靈活、高性能的嵌入式系統(tǒng)

您的下一個(gè)嵌入式系統(tǒng)設(shè)計(jì)項(xiàng)目需要的是什么：是可以讓您輕松地定制設(shè)計(jì)的靈活的系統(tǒng)元件，還是額外的性能空間，以便您在設(shè)計(jì)周期中加入更多的功能？為什么要讓自己承受過度的開發(fā)壓力，并且只能舍此取彼呢？軟處理和IP定制能夠?yàn)橥瑫r(shí)確保靈活性和高性能提供了最佳的解決方案，將定制設(shè)計(jì)的概念和協(xié)處理帶來的性能加速結(jié)合起來。分立處理器只能提供固定的外設(shè)選擇，并且一些性能受到時(shí)鐘頻率的限制。在嵌入式 FPGA所提供的平臺(tái)上，您可以創(chuàng)建一個(gè)具有大量定制處理器核、靈活的外設(shè)、甚至協(xié)處理減負(fù)引擎的系統(tǒng)?，F(xiàn)在，您能設(shè)計(jì)出一個(gè)不折
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng)

Altera發(fā)布Quartus II設(shè)計(jì)軟件7.0支持Cyclone III FPGA

　　Altera公司推出了Quartus® II軟件7.0，其訂購(gòu)版和免費(fèi)的網(wǎng)絡(luò)版均支持65nm Cyclone® III FPGA全系列產(chǎn)品。網(wǎng)絡(luò)版軟件對(duì)Cyclone III器件的支持表明，在所有FPGA供應(yīng)商免費(fèi)軟件包中，該軟件能夠支持密度最大的器件。與前一系列相比，Quartus II軟件的先進(jìn)技術(shù)和效能特性使設(shè)計(jì)人員能夠充分挖掘Cyclone III系列的潛能，器件功耗降低了50％，比最相近的低成本FPGA競(jìng)爭(zhēng)
關(guān)鍵字： Altera Cyclone FPGA II III Quartus 單片機(jī) 嵌入式系統(tǒng) 設(shè)計(jì)軟件7.0

嵌入式目標(biāo)模塊在DSP系統(tǒng)開發(fā)中的應(yīng)用

引言隨著電子技術(shù)的不斷進(jìn)步，特別是3C(計(jì)算機(jī)、通信、消費(fèi)電子)的飛速發(fā)展，電子設(shè)備日趨數(shù)字化、小型化和集成化，嵌入式芯片逐漸成為設(shè)計(jì)開發(fā)人員的首選。DSP作為嵌入式芯片的典型代表之一，在信息產(chǎn)業(yè)領(lǐng)域得到了廣泛應(yīng)用。DSP雖然為3C產(chǎn)品的開發(fā)提供了很好的硬件支撐平臺(tái)，但設(shè)計(jì)者仍得花費(fèi)一定的時(shí)間去掌握DSP內(nèi)部各種寄存器的正確設(shè)置、軟件編程方法以及控制算法設(shè)計(jì)，這必然會(huì)增大產(chǎn)品開發(fā)難度，延長(zhǎng)產(chǎn)品開發(fā)周期，從而影響開發(fā)效率。Matlab公司最新推出的針對(duì)DSP應(yīng)用控制系統(tǒng)而開發(fā)的嵌入式目標(biāo)模塊Embedded
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 模塊

基于DSP的高速PCB抗干擾設(shè)計(jì)

引言隨著DSP(數(shù)字信號(hào)處理器)的廣泛應(yīng)用，基于DSP的高速信號(hào)處理PCB板的設(shè)計(jì)顯得尤為重要。在一個(gè)DSP系統(tǒng)中，DSP微處理器的工作頻率可高達(dá)數(shù)百M(fèi)Hz，其復(fù)位線、中斷線和控制線、集成電路開關(guān)、高精度A／D轉(zhuǎn)換電路，以及含有微弱模擬信號(hào)的電路都非常容易受到干擾；所以設(shè)計(jì)開發(fā)一個(gè)穩(wěn)定的、可靠的DSP系統(tǒng)，抗干擾設(shè)計(jì)非常重要。干擾即干擾能量使接收器處在不希望的狀態(tài)。干擾的產(chǎn)生分兩種：直接的(通過導(dǎo)體、公共阻抗耦合等)和間接的(通過串?dāng)_或輻射耦合)。很多電器發(fā)射源，如光照、電機(jī)和日光
關(guān)鍵字： DSP 單片機(jī) 高速PCB 抗干擾嵌入式系統(tǒng) PCB 電路板

騰華實(shí)現(xiàn)可升級(jí)串行RapidIO交換機(jī)與德州儀器新款高性能DSP的互操作性

系統(tǒng)互連領(lǐng)域的領(lǐng)導(dǎo)廠商騰華半導(dǎo)體公司日前宣布，騰華 Tsi578? 串行 RapidIO交換機(jī)實(shí)現(xiàn)與德州儀器(Texas Instruments) 新近推出的 TMS320TCI6487 及 TMS320TCI6488 無線基礎(chǔ)設(shè)施優(yōu)化 DSP 的互操作性。使用騰華Tsi578 串行 RapidIO 開發(fā)平臺(tái)，騰華及德州儀器最近完成互操作性測(cè)試。測(cè)試成功證明，騰華具有多播功能的第三代串行 RapidIO 交換機(jī)及德州儀器3 核、3GHz DSP 可用于開發(fā)集合串行 RapidIO 交換的 DSP 群集
關(guān)鍵字： DSP RapidIO 德州儀器騰華

Actel和ARM聯(lián)合開發(fā)專為FPGA應(yīng)用而優(yōu)化的高性能32位處理器

Actel公司進(jìn)一步擴(kuò)展其工業(yè)標(biāo)準(zhǔn)處理器系列，宣布推出ARM Cortex-M1處理器，這是與ARM公司聯(lián)合開發(fā)的小型高性能32位軟件微處理器核，專為在FPGA中的實(shí)施而優(yōu)化。不象許多業(yè)界領(lǐng)先的處理器核通常需要支付授權(quán)費(fèi)用和權(quán)益金，Actel的客戶能夠免費(fèi)獲得先進(jìn)的ARM處理器技術(shù)如Cortex-M1，適用于廣闊的市場(chǎng)領(lǐng)域。免費(fèi)提供的Cortex-M1可與Actel以Flash為基礎(chǔ)且可運(yùn)行M1核的Actel Fusion FPGA和ProASIC3 FPGA同用，為設(shè)計(jì)人員提供編程靈活性和系統(tǒng)級(jí)集成，
關(guān)鍵字： Actel ARM FPGA

基于DSP的嵌入式網(wǎng)絡(luò)瘦服務(wù)器的研究

主要介紹了網(wǎng)絡(luò)傳輸控制協(xié)議TCP/IP的原理以及在嵌入式系統(tǒng)上的實(shí)現(xiàn),并論述了以TMS320VC5402為核心處理器的嵌入式網(wǎng)路瘦服務(wù)器的研制。
關(guān)鍵字：服務(wù)器研究網(wǎng)絡(luò) 嵌入式 DSP 基于

Altera Announces Quartus II Design Software Version 7.0 With Support for Cyclone III FPGAs

Web Edition Offers Free Design Support for Industry’s Highest-Density Low-Cost FPGAsBeijing, March 20, 2007—Altera Corporation (NASDAQ:ALTR) today introduced Quartus II software version 7.0 with support for the entire 65-nm Cyclone? III FPGA family in bot
關(guān)鍵字： Altera FPGA 單片機(jī) 嵌入式系統(tǒng)

SYNPLICITY為ALTERA的CYCLONE III FPGA提供低成本優(yōu)勢(shì)

領(lǐng)先的半導(dǎo)體設(shè)計(jì)與驗(yàn)證軟件供應(yīng)商 Synplicity 公司日前宣布即將為 Altera 公司的低成本 Cyclone III FPGA 提供支持。Synplicity 對(duì)其 Synplify Pro? FPGA 綜合軟件進(jìn)行了優(yōu)化，從而提供了更為快速而簡(jiǎn)便易用的解決方案，使 Cyclone III 客戶能夠迅速實(shí)現(xiàn)時(shí)序目標(biāo)，并通過優(yōu)化面積利用來節(jié)約成本。這兩家公司保持長(zhǎng)期的合作伙伴關(guān)系，并在產(chǎn)品開發(fā)過程中密切配合，從而快速實(shí)現(xiàn)了Synplify Pro 軟件的優(yōu)化。根據(jù)雙方合作，Altera 在產(chǎn)品公開
關(guān)鍵字： ALTERA CYCLONE FPGA III SYNPLICITY

Altera發(fā)售業(yè)界首款65nm低成本FPGA

Cyclone III FPGA前所未有地同時(shí)實(shí)現(xiàn)了低功耗、低成本和高性能，適合無線通信、視頻、顯示等其他對(duì)成本敏感的應(yīng)用。 2007年3月20號(hào)，北京——Altera公司今天宣布，開始發(fā)售業(yè)界的首款65nm低成本FPGA——Cyclone III系列。Cyclone III FPGA比競(jìng)爭(zhēng)FPGA的功耗低75％，含有5K至120K邏輯單元(LE)，288個(gè)數(shù)字信號(hào)處理(DSP)乘法器，存儲(chǔ)器達(dá)到4Mbits。Cyclone III系列比前一代產(chǎn)品每邏輯單元成本降低20％，使設(shè)計(jì)人員能夠更多地在成本敏感
關(guān)鍵字： Altera FPGA 單片機(jī) 嵌入式系統(tǒng)

ARM發(fā)布首款專門針對(duì)FPGA而優(yōu)化的處理器，擴(kuò)展Cortex系列

日前，ARM公司今天發(fā)布了第一款專門針對(duì)FPGA應(yīng)用而優(yōu)化的ARM? Cortex?-M1處理器。ARM Cortex-M1處理器擴(kuò)展了ARM Cortex處理器系列，可幫助OEM廠商在一個(gè)通用架構(gòu)下對(duì)不同性能需求進(jìn)行標(biāo)準(zhǔn)化。Actel作為一家核心合作伙伴已與ARM緊密合作，并成為首個(gè)獲得授權(quán)可為其FPGA客戶提供Cortex-M1處理器的公司。 2007年4月2日至5日在美國(guó)加利福尼亞州圣何塞舉行的嵌入式系統(tǒng)大會(huì)（Embedded Systems Conference）上， ARM和Actel將共同展
關(guān)鍵字： ARM Cortex系列 FPGA 單片機(jī) 嵌入式系統(tǒng)

8051、ARM和DSP指令周期的測(cè)試與分析

在實(shí)時(shí)控制系統(tǒng)中，選擇微控制器的指標(biāo)時(shí)最重要的是計(jì)算速度的問題。指令周期是反映計(jì)算速度的一個(gè)重要指標(biāo)，為此本文對(duì)三種最具代表性的微控制器（AT89S51單片機(jī)、ARM7TDMI核的LPC2114型單片機(jī)和TMS320F2812）的指令周期進(jìn)行了分析和測(cè)試。為了能觀察到指令周期，將三種控制器的GPIO口設(shè)置為數(shù)字輸出口，并采用循環(huán)不斷地置位和清零，通過觀察GPIO口的波形變化得到整個(gè)循環(huán)的周期。為了將整個(gè)循環(huán)的周期與具體的每一條指令的指令周期對(duì)應(yīng)起來，通過C語(yǔ)言源程序得到匯編語(yǔ)言指令來計(jì)算每一條匯編語(yǔ)言的指
關(guān)鍵字： ARM DSP 單片機(jī) 嵌入式系統(tǒng) 指令周期

DSP不斷發(fā)展打造未來“智能傳感器”

　　德州儀器首席科學(xué)家Gene Frantz日前表示，數(shù)字信號(hào)處理器（DSP）將推動(dòng)眾多新型下一代產(chǎn)品的發(fā)展，其中包括帶有模擬-AI（人工智能）能力的“智能傳感器”。　　這種“智能傳感器”和英特爾及眾多新創(chuàng)公司推廣的所謂的ad hoc通信傳感器（也叫mote傳感器）是不同的。　　Frantz在一次采訪中表示，這種下一代“智能傳感器”可用于保障家庭安全等應(yīng)用，將成為一種沒有任何插腳的單芯片設(shè)備。　　該設(shè)備將包括
關(guān)鍵字： “智能傳感器” DSP 測(cè)量測(cè)試打造

賽靈思公司新推VIRTEX-5協(xié)議包

　　賽靈思公司（Xilinx, Inc.）宣布推出用于其65nm Virtex-5系列 FPGA的PCI Express®、千兆以太網(wǎng)和XAUI協(xié)議包。同時(shí)，賽靈思公司還發(fā)布了針對(duì)SONET OC-48/SDH STM-16 和 CPRI（通用公共無線電接口）的特定協(xié)議特性描述報(bào)告。每一項(xiàng)標(biāo)準(zhǔn)協(xié)議包都包括針對(duì)特定協(xié)議物理層的特性描述報(bào)告、互操作性和兼容性報(bào)告、IP內(nèi)核以及技術(shù)文檔，支持用戶高效且低風(fēng)險(xiǎn)地在Virtex™-5 FPGA中實(shí)現(xiàn)標(biāo)準(zhǔn)的高速串行協(xié)議。　　“賽靈思公司不僅僅提
關(guān)鍵字： FPGA VIRTEX-5 單片機(jī) 嵌入式系統(tǒng) 賽靈思

實(shí)時(shí)調(diào)試與驗(yàn)證解決FPGA開發(fā)的關(guān)鍵瓶

　　在嵌入式系統(tǒng)設(shè)計(jì)中的各種硬件核心中，隨著FPGA門數(shù)的增多和速度的加快，EDA開發(fā)工具越來越高效，更具便利性和靈活性的FPGA無疑是當(dāng)前系統(tǒng)設(shè)計(jì)中的熱門選擇。而隨著FPGA設(shè)計(jì)的完善程度和復(fù)雜程度不斷增長(zhǎng)，產(chǎn)品開發(fā)周期的限制，調(diào)試驗(yàn)證的重要性愈發(fā)突出。對(duì)此熱點(diǎn)話題，筆者特別采訪了泰克邏輯分析儀市場(chǎng)策略經(jīng)理Mike Juliana先生，請(qǐng)他就FPGA的設(shè)計(jì)和驗(yàn)證做出專門闡述。　　FPGA開發(fā)流程包括設(shè)計(jì)階段和調(diào)試階段，設(shè)計(jì)階段的任務(wù)是設(shè)計(jì)錄入、設(shè)計(jì)實(shí)施、仿真，調(diào)試和驗(yàn)證階段的任務(wù)是在線驗(yàn)證檢驗(yàn)設(shè)計(jì)，
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng)