<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> dsp+fpga

          賽靈思推出65nm FPGA Virtex-5的PCI Express開發(fā)套件

          • 賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開發(fā)套件。包括一個(gè)開發(fā)套件和協(xié)議包文件在內(nèi)的完全解決方案可幫助設(shè)計(jì)人員加快1-8路 PCIe 應(yīng)用的設(shè)計(jì),可幫助客戶加快通信和網(wǎng)絡(luò)、視頻和廣播、存儲(chǔ)和計(jì)算、工業(yè)以及航空和國防等多種市場應(yīng)用的產(chǎn)品速度。該開發(fā)套件為設(shè)計(jì)人員評(píng)估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設(shè)計(jì)提供了所需要的一切。 賽靈思Virtex-5 FPGA內(nèi)建PCI Express端點(diǎn)模塊和低功耗3.2G
          • 關(guān)鍵字: 65nm  FPGA  Virtex-5  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

          基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

          • 引言 隨著電子技術(shù)的應(yīng)用和發(fā)展,數(shù)字信號(hào)處理內(nèi)容日益復(fù)雜,同時(shí),很多情況下要求整個(gè)系統(tǒng)具有低功耗的特點(diǎn)。為滿足這種要求,DSP芯片設(shè)計(jì)技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來看,TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS,即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來看,TMS320VC5502內(nèi)核電壓只有1.26V,整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。 模擬信號(hào)的輸入經(jīng)過50Hz陷波電路(濾除工頻
          • 關(guān)鍵字: CPLD  DSP  單片機(jī)  多路數(shù)據(jù)處理  嵌入式系統(tǒng)  

          將低成本FPGA用于視頻和圖像處理

          • FPGA已經(jīng)存在了十幾年的時(shí)間,在傳統(tǒng)概念中,F(xiàn)PGA價(jià)格昂貴,設(shè)計(jì)門檻較高,多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年,低成本FPGA不斷推陳出新。半導(dǎo)體工藝的進(jìn)步不僅帶來FPGA成本的降低,還使其性能顯著提升,同時(shí)不斷集成一些新的硬件資源,比如內(nèi)嵌DSP塊、內(nèi)嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲(chǔ)器接口(DDR/DDR2)、高速LVDS接口等。在Altera公司90nm的Cyclone II FPGA內(nèi)部,還可以集成一種軟處理器Nios II及其外設(shè),它是目前FPGA中應(yīng)用最為廣泛的軟處理器系統(tǒng)。
          • 關(guān)鍵字: FPGA  單片機(jī)  嵌入式系統(tǒng)  視頻  圖像處理  

          微機(jī)保護(hù)中DSP與時(shí)鐘DS12CR887的接口設(shè)計(jì)

          • 系統(tǒng)中其他外圍電路的控制方法和原理與時(shí)鐘芯片完全類似,以此方法可以搭建一個(gè)通用性強(qiáng)、性能穩(wěn)定的硬件平臺(tái),再通過各種具體的保護(hù)應(yīng)用軟件,從而實(shí)現(xiàn)各種具體功能的微機(jī)保護(hù)裝置。
          • 關(guān)鍵字: DSP  887  DS  12    

          簡化FPGA測試和調(diào)試

          • 引言   隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長,使得整個(gè)設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)周期中最困難的流程。另一方面,幾乎當(dāng)前所有的像CPU、DSP、ASIC等高速芯片的總線,除了提供高速并行總線接口外,正迅速的向高速串行接口的方向發(fā)展,F(xiàn)PGA也不例外,每一條物理鏈路的速度從600Mbps到高達(dá)10Gbps,高速IO的測試和驗(yàn)證更成為傳統(tǒng)專注于FPGA內(nèi)部邏輯設(shè)計(jì)的設(shè)計(jì)人
          • 關(guān)鍵字: FPGA  測量  測試  

          Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

          • 2007年4月10號(hào),北京——澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說:“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明,Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后,該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP
          • 關(guān)鍵字: Altera  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

          • 在功能上,單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對(duì)話、良好的數(shù)據(jù)處理能力濰點(diǎn);CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡單介紹,希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。     單片機(jī)與CPLD/FPGA的接口方式一般有兩種,即總線方式與獨(dú)立方式,分別說明
          • 關(guān)鍵字: CPLD/FPGA  MCS-51  單片機(jī)  邏輯設(shè)計(jì)  嵌入式系統(tǒng)  

          Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

          •   澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡為一塊Stratix® FPGA PCI卡。   Fairlight首席技術(shù)官Tino Fibaek說:“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明,Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后,該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP器件體系結(jié)構(gòu)設(shè)計(jì)的三分
          • 關(guān)鍵字: Altera  DSP  Fairlight  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          基于FPGA的簡易可存儲(chǔ)示波器設(shè)計(jì)

          • 摘要: 本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡易數(shù)字示波器設(shè)計(jì),能夠?qū)崿F(xiàn)量程和采樣頻率的自動(dòng)調(diào)整、數(shù)據(jù)緩存、顯示以及與計(jì)算機(jī)之間的數(shù)據(jù)傳輸。關(guān)鍵詞:數(shù)據(jù)采集;數(shù)字示波器;FPGA 引言   傳統(tǒng)的示波器雖然功能齊全,但是體積大、重量重、成本高、等一系列問題使應(yīng)用受到了限制。有鑒于此,便攜式數(shù)字存儲(chǔ)采集器就應(yīng)運(yùn)而生,它采用了LCD顯示、高速A/D采集與轉(zhuǎn)換、ASIC芯片等新技術(shù),具有很強(qiáng)的實(shí)用性和巨大的市場潛力,也代表了當(dāng)代電子測量儀器的一種發(fā)展趨勢,即向功能多、體積小、重量輕、
          • 關(guān)鍵字: FPGA  測量  測試  可存儲(chǔ)示波器  存儲(chǔ)器  

          基于DSP的PCI總線數(shù)據(jù)采集系統(tǒng)的研究

          • 1 引言 隨著數(shù)字信號(hào)處理器性能的不斷提高及其成本與售價(jià)的大幅下降,數(shù)字信號(hào)處理應(yīng)用領(lǐng)域飛速擴(kuò)展,信號(hào)處理進(jìn)入了一個(gè)新的發(fā)展時(shí)期。同時(shí)隨著計(jì)算機(jī)技術(shù)以及互聯(lián)網(wǎng)絡(luò)技術(shù)的不斷發(fā)展,越來越多的數(shù)據(jù)需要經(jīng)過計(jì)算機(jī)來進(jìn)行處理、存儲(chǔ)、傳輸籌操作。計(jì)算機(jī)的應(yīng)用已經(jīng)遍及我們生活的每一個(gè)角落。由于計(jì)算機(jī)本身的特點(diǎn),通用計(jì)算機(jī)通常僅負(fù)責(zé)沒有實(shí)時(shí)性要求的工作,而不適于進(jìn)行實(shí)時(shí)性要求很高的數(shù)字信號(hào)處理。將計(jì)算機(jī)和 DSP有機(jī)地結(jié)合起來,充分利用各自的優(yōu)點(diǎn),它們將會(huì)相得益彰,滿足現(xiàn)實(shí)應(yīng)用中對(duì)數(shù)據(jù)實(shí)時(shí)處理能力、數(shù)據(jù)傳輸能力以及數(shù)
          • 關(guān)鍵字: DSP  PCI  單片機(jī)  嵌入式系統(tǒng)  數(shù)據(jù)采集  

          基于DSP芯片的MELP聲碼器的算法實(shí)現(xiàn)

          • 論文對(duì)MELP編解碼算法的原理進(jìn)行了簡要分析,討論了如何在定點(diǎn)DSP芯片TMS320VC5416上實(shí)現(xiàn)該算法,并研究了其關(guān)鍵技術(shù),最后對(duì)測試結(jié)果進(jìn)行了分析。
          • 關(guān)鍵字: 算法  實(shí)現(xiàn)  MELP  芯片  DSP  基于  

          ADI DSP FAQ

          • 1.什么是ADI DSP,有什么特點(diǎn),有些什么型號(hào)?  ADI DSP是美國模擬器件公司推出的dsp的統(tǒng)稱,相對(duì)與ti公司的dsp系列,具有內(nèi)部mem較大,多片協(xié)同工作能力強(qiáng)等優(yōu)點(diǎn),具體可查閱ADI公司主頁http://www.analog.com  主要有以下幾個(gè)系列的DSP:  a)21xx系列:16位定點(diǎn)dsp,主要以218x系列為代表,性能優(yōu)異,內(nèi)部REM大,外圍接口多,適合作為控制類芯片使用,另有219x系列性能更高
          • 關(guān)鍵字: ADI  DSP  

          TI DSP FAQ

          •  1、TI DSP的選型        主要考慮處理速度、功耗、程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的容量、片內(nèi)的資源,        如定時(shí)器的數(shù)量、I/O口數(shù)量、中斷數(shù)量、DMA通道數(shù)等。        DSP的主要供應(yīng)商有TI,ADI,Motorola,Lu
          • 關(guān)鍵字: DSP  TI  

          2007年TI DSP技術(shù)開發(fā)講座(TI&SEED)

          • 2007年TI DSP技術(shù)開發(fā)講座(TI&SEED) [講座簡介] 為滿足廣大客戶的需求,不斷普及與推廣DSP最新技術(shù),更好地解決客戶在DSP設(shè)計(jì)、開發(fā)中碰到的問題,北京合眾達(dá)電子技術(shù)有限公司與美國德州儀器(TI)公司聯(lián)合將于2007年5月份在成都、南昌、杭州、桂林、石家莊5個(gè)城市舉辦大型巡回免費(fèi)DSP設(shè)計(jì)與開發(fā)技術(shù)講座,歡迎廣大愛好者積極報(bào)名參加。 合眾達(dá)電子(SEED)作為美國德州儀器(TI)在國內(nèi)唯一一家同時(shí)具有Third Party和product 
          • 關(guān)鍵字: DSP  TI  單片機(jī)  嵌入式系統(tǒng)  

          賽靈思為DSP優(yōu)化65nm FPGA

          • 賽靈思公司(Xilinx, Inc.)宣布開始向市場交付針對(duì)高性能數(shù)字信號(hào)處理(DSP)而優(yōu)化的65nm Virtex-5 SXT現(xiàn)場可編程門陣列(FPGA)器件的首批產(chǎn)品。SXT平臺(tái)的DSP在550MHz下性能達(dá)352 GMAC,而且動(dòng)態(tài)功率較上一代90nm器件相比降低35%。Virtex-5 SXT平臺(tái)為無線WIMAX以及監(jiān)控和廣播等高分辨率視頻等領(lǐng)域中的高性能數(shù)字信號(hào)處理應(yīng)用提供了最高的DSP模塊和邏輯資源比。增強(qiáng)的DSP邏輯片(DSP48E)包括一個(gè)25 x 18位乘法器、一個(gè)48位第二級(jí)累加和算
          • 關(guān)鍵字: 0703_A  65nm  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_業(yè)界風(fēng)云  
          共9873條 610/659 |‹ « 608 609 610 611 612 613 614 615 616 617 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          DSP+FPGA    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();