EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
FPGA設(shè)計(jì)安全性綜述
- 現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array,FPGA）在通信、圖形、控制、計(jì)算等領(lǐng)域的廣泛應(yīng)用,已經(jīng)成為當(dāng)今電子系統(tǒng)中的重要組成部分.隨著越來越多的系統(tǒng)采用FPGA實(shí)現(xiàn)核心設(shè)計(jì),使得FPGA中的設(shè)計(jì)和知識(shí)產(chǎn)權(quán)變得更加重要,建立FPGA代碼運(yùn)行安全體系已成為大型產(chǎn)品設(shè)計(jì)中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設(shè)計(jì)安全性.
- 關(guān)鍵字： 代碼運(yùn)行安全 安全解決方案 FPGA
基于FPGA的半導(dǎo)體激光器自動(dòng)功率控制系統(tǒng)設(shè)計(jì)
- 半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少，根據(jù)不同的設(shè)計(jì)要求，通過增加PWM模塊和簡(jiǎn)單的模擬器件或者改變控制寄存器的設(shè)置，就可以實(shí)現(xiàn)多級(jí)激光功率和多個(gè)激光器的控制，可以大大縮短設(shè)計(jì)周期。
- 關(guān)鍵字： 數(shù)字激光器 自動(dòng)功率控制 FPGA
基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)
- 本文以Ｖｉｒｔｅｘ－ＩＩ系列ＰｌａｔｆｏｒｍＦＰＧＡ為例，說明采用ＦＰＧＡ方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
- 關(guān)鍵字： 數(shù)字顯示系統(tǒng) SoC FPGA
一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)
- 設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過光電傳感電路實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換，使用FPGA對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測(cè)試結(jié)果為參照對(duì)所測(cè)光強(qiáng)進(jìn)行線性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過改變偏振片偏振化方向夾角來調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測(cè)量精度較高，實(shí)時(shí)調(diào)節(jié)性較好，魯棒性較強(qiáng)。
- 關(guān)鍵字： 光強(qiáng)調(diào)節(jié) 光電傳感 FPGA
基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)
- 利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無(wú)論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
- 關(guān)鍵字： 運(yùn)動(dòng)估計(jì) 視頻編碼器 FPGA
同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)
- 在簡(jiǎn)要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語(yǔ)言對(duì)同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
- 關(guān)鍵字： 同步數(shù)字復(fù)接 VHDL FPGA
基于FPGA的流水線結(jié)構(gòu)DDS多功能信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
- 在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過程中，選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢(shì)和運(yùn)算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖耍榻B了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累加器，在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗(yàn)證了實(shí)驗(yàn)結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實(shí)時(shí)性。
- 關(guān)鍵字： 流水線相位累加器 DDS FPGA
基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
- 提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
- 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng) 基群 FPGA
基于光纖通信和PCIExpress總線的高速圖像傳輸系統(tǒng)
- 提出了一種基于光纖通信和PCI Express總線的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計(jì)方案,并詳細(xì)闡述了FPGA內(nèi)部邏輯設(shè)計(jì),包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線的DMA傳輸;簡(jiǎn)要介紹了Windows WDM驅(qū)動(dòng)程序及MFC應(yīng)用程序的開發(fā);給出了系統(tǒng)測(cè)試結(jié)果。該系統(tǒng)傳輸速率可達(dá)1.5Gb/s,且具有低成本、易擴(kuò)展等優(yōu)點(diǎn),能夠滿足大多數(shù)高幀高清視頻圖像實(shí)時(shí)傳輸?shù)囊蟆?/li>
- 關(guān)鍵字： PCIExpress 高速圖像傳輸 FPGA
基于FPGA的數(shù)字音頻廣播系統(tǒng)信號(hào)調(diào)制系統(tǒng)的實(shí)現(xiàn)
- 本文設(shè)計(jì)并在FPGA芯片中實(shí)現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號(hào)調(diào)制系統(tǒng)。信號(hào)調(diào)制系統(tǒng)位于整個(gè)數(shù)字音頻廣播系統(tǒng)基帶信號(hào)處理鏈的末端，是基帶數(shù)字信號(hào)處理的核心系統(tǒng)。根據(jù)Eureka 147標(biāo)準(zhǔn)，信號(hào)調(diào)制系統(tǒng)需要對(duì)輸入的基帶碼流進(jìn)行數(shù)字調(diào)制、頻域交織、差分調(diào)制以及正交頻分復(fù)用等一系列處理。所設(shè)計(jì)的信號(hào)調(diào)制系統(tǒng)能夠?qū)斎氲幕鶐Тa流進(jìn)行實(shí)時(shí)處理，完成上述信號(hào)處理算法，并輸出數(shù)字音頻廣播的基帶信號(hào)。
- 關(guān)鍵字： Simulink DAB FPGA
利用混合信號(hào)FPGA和先進(jìn)的軟件工具實(shí)現(xiàn)簡(jiǎn)易系統(tǒng)設(shè)計(jì)
- 過去十多年間出現(xiàn)了兩類集成處理器的FPGA：帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn)，但其中有些FPGA得以幸存，有的卻慘遭淘汰。問題在于嵌入式與 FPGA 設(shè)計(jì)人員的設(shè)計(jì)流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
- 關(guān)鍵字： 處理器軟核 嵌入式領(lǐng)域 FPGA
dsp+fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473