dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的Viterbi譯碼器設(shè)計及實現(xiàn)

　　卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計的最佳方法。項目目的是用FPGA實現(xiàn)一個Viterbi譯碼器。　　一、譯碼器功能分析　　譯碼器是一種具有“翻譯”功能的邏輯電路，這
關(guān)鍵字： FPGA Viterbi 譯碼器

基于Blackfin的智能IP Camera系統(tǒng)設(shè)計

　　1.背景及概述　　近年來，隨著嵌入式應(yīng)用越來越復(fù)雜，應(yīng)用場合越來越多，特別是多媒體功能在各個領(lǐng)域飛速發(fā)展，高性能計算變得無處不在，從消費電子，網(wǎng)絡(luò)通訊到工業(yè)控制和監(jiān)控，大多數(shù)應(yīng)用都需要更高的數(shù)字信號處理能力。出于成本和設(shè)計難度的考慮，人們傾向于使用單顆芯片完成所有的工作，傳統(tǒng)的DSP處理器和MCU處理器開始以多種形式進(jìn)行融合：　　1.傳統(tǒng)的MCU+DSP合作方案被集成到一顆芯片封裝內(nèi);或者進(jìn)一步實現(xiàn)為真正的異構(gòu)多核，可以共享部分甚至全部外部設(shè)備。　　2.以SoC的形式為MCU加上基于固定硬
關(guān)鍵字： Blackfin IP Camera DSP

DSP編程技巧之27---答疑解惑哪家強(qiáng)之（2）

　　答疑解惑哪家強(qiáng)?我們EEPW最強(qiáng)。。。所以接下來繼續(xù)我們的答疑解惑。　　8. 含有CLA加速器的CPU必備的編譯器選項? 　　除了問答4、5、7提到的選項之外，CLA CPU對編譯器也有一定的要求，如表2所示。　　表2 CLA CPU必備的編譯器選項　　9. “大內(nèi)存模型”和“小內(nèi)存模型”的區(qū)別是什么? 　　C28x一般使用大內(nèi)存模型，假設(shè)數(shù)據(jù)可以存放在存儲單元的任何可用空間中。小內(nèi)存模型的提出其實針對的是基于C27x模式CPU的代碼，它
關(guān)鍵字： DSP CPU 編譯器

DSP編程技巧之26---答疑解惑哪家強(qiáng)之（1）

　　在我們EEPW的牛人業(yè)話欄目里，已經(jīng)連載了25篇有關(guān)于DSP編程技巧的文章。了解了這些技巧，相當(dāng)于工具已經(jīng)在手，但是每個人都是有一定的學(xué)習(xí)曲線的，工具的使用都是一個熟能生巧的過程，在這一過程中難免有一些疑惑的，所以我們總結(jié)大家在學(xué)習(xí)DSP編程過程中經(jīng)常遇到的問題，做一些集中解惑，希望對大家有所幫助。　　1. DSP編程技巧到底有什么好資料? 　　話說專門深入講解這個的資料并不是太多，因為大部分DSP書籍都是講解算法或者寄存器是怎么使用的，那盡量羅列一下(如有遺漏請在評論區(qū)補充)，有：　　(1
關(guān)鍵字： DSP CLA VCU

DSP編程技巧之25---C/C++與匯編語言的交互之-（3）使用編譯器的內(nèi)聯(lián)函數(shù)

　　在C/C++與匯編語言混合編程的情況下，一般我們都會選擇C/C++來實現(xiàn)所期待的功能。在我們用C/C++來實現(xiàn)某些位操作、數(shù)學(xué)運算等功能后，編譯器會盡可能地把它們編譯為一些已經(jīng)高度優(yōu)化的匯編函數(shù)(內(nèi)聯(lián)函數(shù))，一般情況下是一條或者多條匯編指令的集合，在封裝之后，我們可以在C/C++編程的時候直接使用這樣的內(nèi)聯(lián)函數(shù)。如果不直接使用它們，那么在單步調(diào)試的時候，也可以從C/C++代碼編譯生成的匯編代碼中找到對應(yīng)的內(nèi)聯(lián)函數(shù)，能夠幫助我們加深對編譯和代碼執(zhí)行的理解。這些編譯器的內(nèi)聯(lián)函數(shù)都有一個顯著的外觀，即以兩個
關(guān)鍵字： DSP C/C++ 匯編語言

基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)

　　項目研究的目的和主要研究內(nèi)容　　研究目的　　為了遠(yuǎn)程對現(xiàn)場進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡化現(xiàn)場監(jiān)控設(shè)備，有效地提高整個系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠(yuǎn)程控制器，簡稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動、內(nèi)嵌WEB配置頁等多項功能。　　主要研究內(nèi)容　　1.遠(yuǎn)程監(jiān)控系統(tǒng) 　　遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示)，其中主要研究內(nèi)容為RCM遠(yuǎn)控器。　　 ? 　　圖 1 　　遠(yuǎn)控器通過RJ45與TCP/IP網(wǎng)絡(luò)開放式網(wǎng)絡(luò)相
關(guān)鍵字： FPGA DSP RCM

基于FPGA的脫機(jī)手寫體漢字識別系統(tǒng)

　　1設(shè)計摘要　　1.1項目背景　　漢字作為非字母化、非拼音化的文字，在當(dāng)今高度信息化的社會里，如何快速高效地將漢字輸入計算機(jī)，已成為影響人機(jī)交流信息效率的一個重要瓶頸。目前，漢字輸入主要分為人工鍵盤輸入和機(jī)器自動識別輸入兩種，其中人工鍵入速度慢且勞動強(qiáng)度大。自動識別輸入分為語音識別和漢字識別兩種，其中漢字識別是將漢字點陣圖形轉(zhuǎn)換成電信號，然后輸入給數(shù)字信號處理器或計算機(jī)進(jìn)行處理，依據(jù)一定的分類算法在漢字字符集合中識別出與之相匹配的漢字。因此，研究脫機(jī)手寫體漢字識別的目的就是解決漢字信息如何高速輸
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò) 漢字識別

基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計

　　多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到后來的基于USB的多串口數(shù)據(jù)采集卡，以及現(xiàn)在的基于USB3.0的多串口數(shù)據(jù)采集卡。　　PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達(dá)5Gb/s，且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計的系統(tǒng)中有80個485傳輸通道，每個通道的速率
關(guān)鍵字： USB3.0 FPGA PCI

2014首屆清華大學(xué)TI杯汽車電子創(chuàng)新大賽圓滿落幕

　　日前，首屆“TI杯”汽車電子創(chuàng)新大賽決賽于10月18日在清華大學(xué)舉行。此次大賽由清華大學(xué)汽車工程系協(xié)同全球領(lǐng)先的模擬與嵌入式處理領(lǐng)導(dǎo)廠商德州儀器(TI)共同舉辦。從2014年4月發(fā)布大賽信息時至評選結(jié)果出爐，歷時半年時間。經(jīng)過清華大學(xué)汽車工程系教授和德州儀器資深工程師組成的專業(yè)評委團(tuán)隊的遴選，最終由該校王翔宇同學(xué)帶領(lǐng)團(tuán)隊?wèi){借其提交的“分布式驅(qū)動小車的安全性設(shè)計”摘得桂冠，獲得了本次大賽的一等獎。清華大學(xué)汽車工程系的教授李建秋、高大威、楊福源、馬春生、張云
關(guān)鍵字： TI MCU DSP

高云發(fā)布FPGA產(chǎn)品-朝云系列

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)今日宣布推出擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列。可廣泛用于通信網(wǎng)絡(luò)、工業(yè)控制、工業(yè)視頻、服務(wù)器、消費電子等領(lǐng)域，幫助用戶降低開發(fā)風(fēng)險，迅速克服產(chǎn)品上市時間帶來的挑戰(zhàn)。　　朝云™產(chǎn)品系列在目前FPGA市場上處于中密度范圍，邏輯單元從18K LUT到100K LUT。其中有兩個家族產(chǎn)品，分別為GW2A和GW3S。前者采用臺積電(TSMC)的55nm工藝，后者采用臺積電的
關(guān)鍵字：高云 FPGA GW2A

國產(chǎn)FPGA的“新聲”——高云半導(dǎo)體FPGA系列產(chǎn)品面世

　　2014年10月29日上海IC-China訊，廣東高云半導(dǎo)體科技股份有限公司(簡稱高云半導(dǎo)體)今日召開新產(chǎn)品發(fā)布會，宣布推出擁有我國完全自主知識產(chǎn)權(quán)的三大產(chǎn)品計劃：　　現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列; 　　現(xiàn)場可編程門陣列(FPGA)云源™設(shè)計軟件; 　　基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺—星核計劃。　　擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列。　　
關(guān)鍵字： FPGA 高云朝云

基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化

　　隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對于實時性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種：　　(1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點是國內(nèi)復(fù)雜ASIC設(shè)計成本極高以及工藝還不成熟。　　(2)基于DSP+FPGA的架構(gòu)，優(yōu)點是，充分發(fā)揮DSP對算法分析處理和FPGA對數(shù)據(jù)流并行執(zhí)行的獨特優(yōu)勢，提高圖形處理的性能;缺點是，上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP，DSP拆分后再調(diào)用FPGA，系統(tǒng)的集成度不高
關(guān)鍵字： FPGA DSP ASIC

Sckipio 獲得CEVA-XC通信DSP內(nèi)核授權(quán)許可

　　CEVA公司宣布，Sckipio Technologies公司已經(jīng)獲得授權(quán)許可，在全球首個G.fast調(diào)制解調(diào)器芯片組中使用CEVA-XC DSP內(nèi)核。CEVA DSP內(nèi)核具有卓越性能，為Sckipio的G.fast調(diào)制解調(diào)器提供了在現(xiàn)有銅軸電纜方案上實現(xiàn)1Gbps寬帶接入的處理能力。　　全新G.fast超寬帶標(biāo)準(zhǔn)要求使用高性能矢量技術(shù)來達(dá)到巨大的用戶吞吐量。Sckipio通過充分利用CEVA-XC DSP內(nèi)核和數(shù)項獨特的CEVA-XC DSP機(jī)制，達(dá)到有史以來最高的矢量性能—&mda
關(guān)鍵字： VA-XC DSP

高云半導(dǎo)體FPGA系列面世為國產(chǎn)FPGA注入活力

　　廣東高云半導(dǎo)體科技股份有限公司(簡稱高云半導(dǎo)體)在IC-China上召開新產(chǎn)品發(fā)布會，宣布推出擁有我國完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列、現(xiàn)場可編程門陣列(FPGA)云源?設(shè)計軟件、基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺——“星核計劃”三大產(chǎn)品。　　三大系列產(chǎn)品詳細(xì)情況如下：　　1.擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列　　朝云?產(chǎn)品系
關(guān)鍵字：高云 FPGA

新思科技Synopsys與高云半導(dǎo)體就FPGA設(shè)計軟件簽署多年OEM協(xié)議

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布：已與廣東高云半導(dǎo)體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項多年OEM協(xié)議。該協(xié)議將使高云的客戶能夠改善邏輯綜合運行時間，并為GowinGW2A/3S FPGA系列實現(xiàn)更高質(zhì)量的時序、面積及功耗設(shè)計。高云半導(dǎo)體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設(shè)計套件
關(guān)鍵字： Synopsys FPGA DSP