<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

          • 引言視頻采集的主流實(shí)現(xiàn)方案有兩種:一是基于ASIC,該方案一般采用意法、AMD等公司的專用視頻處理芯片;二是基于DSP,主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器,可在主CPU控制下進(jìn)行視頻信號的采集壓
          • 關(guān)鍵字: Spartan  FPGA  視頻采集  系統(tǒng)設(shè)計(jì)    

          利用C和匯編語言混合編程實(shí)現(xiàn)DSP軟件設(shè)計(jì)

          • 眾所周知,匯編語言具有更高的性能優(yōu)勢,而用C語言編碼則能更容易和快速地實(shí)現(xiàn)。DSP處理器功能的不斷增強(qiáng)以及編譯器優(yōu)化技術(shù)的提高,使得傳統(tǒng)的用匯編語言編寫DSP應(yīng)用程序的做法逐漸被淘汰。現(xiàn)在的DSP應(yīng)用程序幾乎都
          • 關(guān)鍵字: DSP  匯編語言  混合編程  軟件設(shè)計(jì)    

          基于DSP/BIOS的多信號并行處理軟件架構(gòu)設(shè)計(jì)

          • 基于DSP/BIOS的多信號并行處理軟件架構(gòu)設(shè)計(jì),摘要 利用DSP芯片設(shè)計(jì)出能夠支持多類信號多路并行處理的軟件,可減少外圍專用算法芯片的使用,降低設(shè)計(jì)成本、縮小印制板尺寸、縮短開發(fā)周期。文中介紹了一種利用DSP/BIOS操作系統(tǒng)進(jìn)行快速開發(fā)設(shè)計(jì)的軟件架構(gòu),不僅滿
          • 關(guān)鍵字: 軟件  架構(gòu)  設(shè)計(jì)  處理  并行  DSP  BIOS  信號  基于  

          NI基于FPGA的控制系統(tǒng)為智能電網(wǎng)電力電子系統(tǒng)帶來革新

          • .NISingle-BoardRIO通用逆變器控制器(GeneralPurposeInverterController,GPIC)提供個(gè)了一個(gè)革命性...
          • 關(guān)鍵字: FPGA  NI  智能電網(wǎng)電力電子  

          高速DSP系統(tǒng)的電路板級電磁兼容性分析與設(shè)計(jì)

          • 高速DSP系統(tǒng)的電路板級電磁兼容性分析與設(shè)計(jì),隨著高速DSP技術(shù)的廣泛應(yīng)用,相應(yīng)的高速DSP的PCB設(shè)計(jì)就顯得十分重要。由于DSP是一個(gè)相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、?;旌舷到y(tǒng),所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的串?dāng)_
          • 關(guān)鍵字: 分析  設(shè)計(jì)  電磁兼容  電路板  DSP  系統(tǒng)  高速  

          基于FPGA的IRIG-B編碼器的設(shè)計(jì)

          • 我國靶場測量、工業(yè)控制、電力系統(tǒng)測量與保護(hù)、計(jì)算、通信、氣象等測試設(shè)備均采用國際標(biāo)準(zhǔn)IRIG-B格式的時(shí)間碼(簡稱B碼)作為時(shí)間同步標(biāo)準(zhǔn)。B碼是一種串行的時(shí)間格式,分為直流碼(DC碼)和交流碼(AC碼)兩種,其格式和碼
          • 關(guān)鍵字: IRIG-B  FPGA  編碼器    

          大容量無線傳輸技術(shù)中DSP的啟動(dòng)方法

          • 大容量無線傳輸技術(shù)中DSP的啟動(dòng)方法,1 引言

            在極低譜密度,高頻譜利用率的大容量

            如果DSP 的程序小于1K 字節(jié),那么上述ROM 啟動(dòng)機(jī)制已經(jīng)可以完成程序的加載。然而事實(shí)上大部分DSP 的程序會(huì)大于1K 字節(jié),這時(shí)就需要?jiǎng)?chuàng)建一個(gè)特定啟動(dòng)程序來完成更多
          • 關(guān)鍵字: 啟動(dòng)  方法  DSP  技術(shù)  無線  傳輸  大容量  

          基于FPGA的可復(fù)用通信接口設(shè)計(jì)

          • 摘要:集成電路設(shè)計(jì)越來越向系統(tǒng)級的方向發(fā)展,解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口,其使用簡單方便而且占用系統(tǒng)資源少,應(yīng)用相當(dāng)廣泛。 本文將介紹一種新的通用的SPI 總線的FPGA
          • 關(guān)鍵字: FPGA  可復(fù)用  接口設(shè)計(jì)  通信    

          基于FPGA的數(shù)字中頻接收和恢復(fù)系統(tǒng)設(shè)計(jì)

          • 摘要 介紹一種數(shù)字中頻恢復(fù)系統(tǒng),該系統(tǒng)分為光纖接收單元、FPGA核心單元和QDUC單元。光纖接收單元采用高速串行器/解串器TLK1501,完成高速串行數(shù)據(jù)的串行轉(zhuǎn)換。FPGA核心單元對數(shù)據(jù)進(jìn)行解碼、檢驗(yàn)、配置TLK1501和AD9
          • 關(guān)鍵字: FPGA  數(shù)字中頻  恢復(fù)系統(tǒng)    

          IBERT在FPGA中的應(yīng)用

          • 摘要 IBERT即集成式比特誤碼率測試儀,是Xilinx專門用于具有高速串行接口的FPGA芯片的調(diào)試和交互式配置工具。文中介紹了IBTERT基本功能、實(shí)現(xiàn)原理,并結(jié)合實(shí)例闡述用IBTERT調(diào)試FPGA時(shí)的具體方法和調(diào)試步驟。
            關(guān)鍵詞
          • 關(guān)鍵字: IBERT  FPGA  中的應(yīng)用    

          基于FPGA的數(shù)據(jù)嵌入式圖像采集系統(tǒng)

          • 摘要 介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)可以滿足實(shí)時(shí)性要求,設(shè)計(jì)中采用自頂向下的設(shè)計(jì)方法,根據(jù)不同的功能將整個(gè)系統(tǒng)劃分為若干模塊進(jìn)行設(shè)計(jì),并介紹了每個(gè)模塊的功能和實(shí)現(xiàn)方法。在設(shè)計(jì)中采用
          • 關(guān)鍵字: FPGA  數(shù)據(jù)  嵌入式  圖像采集系統(tǒng)    

          FPGA和ASIC的電源管理方案

          • 目前的電子產(chǎn)品市場競爭非常激烈,廠商都希望能在最短時(shí)間內(nèi)將新產(chǎn)品推出市場,以致子系統(tǒng)的設(shè)計(jì)周期越縮越...
          • 關(guān)鍵字: FPGA  ASIC  電源管理  

          基于FPGA的通信接口模塊設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要 針對前端射頻及信號處理部分與中心機(jī)需要進(jìn)行遠(yuǎn)程通信的需要,設(shè)計(jì)了一款由FPGA實(shí)現(xiàn)的通信接口模塊。該模塊實(shí)現(xiàn)了射頻及信號處理部分與中心機(jī)的通信,包括中心機(jī)發(fā)給前端受控模塊的控制命令;前端受控模塊發(fā)送給
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  模塊  接口  FPGA  通信  基于  

          基于CPLD的多DSP及FPGA遠(yuǎn)程加載的設(shè)計(jì)原理分析

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  CPLD  

          設(shè)計(jì)安全工業(yè)芯片系統(tǒng)的驗(yàn)證方法

          • 工業(yè)自動(dòng)化、物流以及智能電網(wǎng)等很多工業(yè)領(lǐng)域都要求機(jī)械設(shè)備和產(chǎn)品具有安全性,經(jīng)過了功能安全認(rèn)證。當(dāng)開發(fā)必須符合全世界安全標(biāo)準(zhǔn)的機(jī)械設(shè)備時(shí),靈活性和逐漸增高的安全成本是非常重要的決定因素。
          • 關(guān)鍵字: Altera  FPGA  
          共9875條 264/659 |‹ « 262 263 264 265 266 267 268 269 270 271 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();