<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dsp+fpga

          基于TMS320VC5509 DSP的有源噪聲控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 基于TMS320VC5509 DSP的有源噪聲控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要:介紹了有源噪聲控制技術(shù)的理論基礎(chǔ)和算法,以自適應(yīng)有源噪聲前饋控制系統(tǒng)為研究核心,選用TMS320VC5509 DSP作為控制器,給出了系統(tǒng)的硬件解決方案,并用C語(yǔ)言編程在硬件系統(tǒng)上實(shí)現(xiàn)了基于FX-LMS算法的有源噪聲實(shí)
          • 關(guān)鍵字: 控制系統(tǒng)  設(shè)計(jì)  實(shí)現(xiàn)  噪聲  有源  TMS320VC5509  DSP  基于  

          基于FPGA的UART接口模塊設(shè)計(jì)

          • 基于FPGA的UART接口模塊設(shè)計(jì),UART(UniversalAnynchronousReceiverTransmitter,通用異步接收發(fā)送器)是廣泛應(yīng)用的串行數(shù)據(jù)傳輸協(xié)議之一,其應(yīng)用范圍遍及計(jì)算機(jī)外設(shè)、工控自動(dòng)化等場(chǎng)合。雖然USB傳輸協(xié)議比UART協(xié)議有更高的性能,但電路復(fù)雜開(kāi)發(fā)難
          • 關(guān)鍵字: 模塊  設(shè)計(jì)  接口  UART  FPGA  基于  

          一種基于FPGA的高速誤碼測(cè)試儀的設(shè)計(jì)

          • 摘要:誤碼測(cè)試儀是檢測(cè)通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測(cè)試儀基于CPLD和CPU協(xié)同工作,不僅結(jié)構(gòu)復(fù)雜,價(jià)格昂貴,而且不方便攜帶。基于FPGA的高速誤碼測(cè)試儀,采用FPGA來(lái)完成控制和測(cè)試模塊的一體化設(shè)計(jì),提高了
          • 關(guān)鍵字: FPGA  誤碼測(cè)試  儀的設(shè)計(jì)    

          基于FPGA的FIR濾波器的性能研究

          • 摘要:目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣,開(kāi)發(fā)周期長(zhǎng),如果采用設(shè)計(jì)好的FIR濾波器的IP核,則開(kāi)發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N,首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
          • 關(guān)鍵字: FPGA  FIR  濾波器  性能    

          基于FPGA的幅值可調(diào)信號(hào)發(fā)生器設(shè)計(jì)

          • 摘要:針對(duì)信號(hào)發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求,采用直接數(shù)字頻率合成(DDS)技術(shù),提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號(hào)發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器,控制FPGA產(chǎn)
          • 關(guān)鍵字: FPGA  幅值  信號(hào)發(fā)生器    

          基于FPGA的QDPSK調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:介紹了QDPSK信號(hào)的優(yōu)點(diǎn),并分析了其實(shí)現(xiàn)原理,提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想,將系統(tǒng)分成串/并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊,用原理圖
          • 關(guān)鍵字: QDPSK  FPGA  調(diào)制器    

          一種DSP通信接口的設(shè)計(jì)和實(shí)現(xiàn)

          • 1.概述隨著科學(xué)技術(shù)的快速發(fā)展,過(guò)程控制領(lǐng)域在過(guò)去的兩個(gè)世紀(jì)里發(fā)生了巨大的變革。微處理器的普遍應(yīng)用...
          • 關(guān)鍵字: DSP  通信接口  

          紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

          • 紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是在專(zhuān)用ASIC的基礎(chǔ)上發(fā)展出來(lái)的,它克服了專(zhuān)用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比,其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對(duì)電路的修改和
          • 關(guān)鍵字: DSP  FPGA  實(shí)現(xiàn)  系統(tǒng)  跟蹤  目標(biāo)  識(shí)別  紅外  

          通過(guò)開(kāi)源API進(jìn)行DSP視頻處理

          • 通過(guò)開(kāi)源API進(jìn)行DSP視頻處理,數(shù)字信號(hào)處理器(DSP)具有出色的多媒體性能。一般而言,它們運(yùn)行編解碼器所需的周期只有通用處理器(GPP)內(nèi)核的40%到50%。DSP還能提供比ASIC大得多的靈活性和可重配置性。但迄今為止,要在數(shù)字視頻應(yīng)用中運(yùn)用DSP,編程
          • 關(guān)鍵字: 視頻  處理  DSP  進(jìn)行  開(kāi)源  API  通過(guò)  

          基于DSP的覆冰機(jī)器人控制系統(tǒng)研究

          • 基于DSP的覆冰機(jī)器人控制系統(tǒng)研究,DSP(digital signal processor)是一種獨(dú)特的微處理器,是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào),轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化,并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯
          • 關(guān)鍵字: 研究  控制系統(tǒng)  機(jī)器人  DSP  基于  

          基于Maflab的IIR數(shù)字濾波器設(shè)計(jì)及DSP實(shí)現(xiàn)

          • 摘要:IIR濾波器是一種被廣泛應(yīng)用的基本的數(shù)字信號(hào)處理部件?;贒SP信號(hào)處理的優(yōu)越性,將Matlab與DSP相結(jié)合應(yīng)用于IIR濾波器的設(shè)計(jì)。介紹了IIR數(shù)字濾波器的理論及其Matlab常用設(shè)計(jì)函數(shù),并針對(duì)TI公司的TMS320VC5416
          • 關(guān)鍵字: Maflab  IIR  DSP  數(shù)字    

          FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

          • FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引 言  正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing,OFDM)技術(shù)是一種多載波調(diào)制技術(shù),它將寬帶信道分解為相互正交的一組窄帶子信道,利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸,因此其頻譜利用率高、抗多徑衰
          • 關(guān)鍵字: 系統(tǒng)  定時(shí)  同步  通信  水聲  實(shí)現(xiàn)  OFDM  FPGA  

          S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

          • S2C 日前宣布其Verification Module技術(shù)(專(zhuān)利申請(qǐng)中)已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶(hù)驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶(hù)可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境,同時(shí)查看4個(gè)FPGA。另外,V6 TAI Verification Module還可以用于1.3M~4.7M ASIC門(mén)的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
          • 關(guān)鍵字: S2C  Xilinx  FPGA  

          一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

          • 引 言數(shù)字相關(guān)器作為軟件無(wú)線電的典型應(yīng)用,在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中,采用模擬器件(如:聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元,而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性,因此,對(duì)數(shù)字相關(guān)器
          • 關(guān)鍵字: 相關(guān)  數(shù)字  實(shí)現(xiàn)  FPGA  DSP  

          基于FPGA的混合信號(hào)驗(yàn)證流程

          • 基于FPGA的混合信號(hào)驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了,基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來(lái)愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上,此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
          • 關(guān)鍵字: 驗(yàn)證  流程  信號(hào)  混合  FPGA  基于  
          共9875條 357/659 |‹ « 355 356 357 358 359 360 361 362 363 364 » ›|

          dsp+fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();