dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的跳擴(kuò)頻信號(hào)發(fā)送系統(tǒng)設(shè)計(jì)

提出一種基于FPGA的跳擴(kuò)頻信號(hào)發(fā)送系統(tǒng)設(shè)計(jì)方案，系統(tǒng)硬件以FPGA為核心，將基帶處理和中頻調(diào)制完全集成在FPGA芯片內(nèi)部，采用新型的高速DDS(Direct Digital Syntlaesis)AD9951芯片和高速數(shù)模轉(zhuǎn)換器來輔助電路完成信號(hào)的產(chǎn)生和發(fā)送。介紹了系統(tǒng)軟件控制流程，以及系統(tǒng)設(shè)計(jì)中關(guān)鍵技術(shù)的研究與實(shí)現(xiàn)。系統(tǒng)軟件利用QuanusⅡ8．0開發(fā)平臺(tái)，使用VHDL語言設(shè)計(jì)實(shí)現(xiàn)。借助Matlab和Multisire 10．1高頻電路仿真軟件分析和優(yōu)化系統(tǒng)。系統(tǒng)采用數(shù)字化的相對(duì)相移鍵控(DQPSK)
關(guān)鍵字： FPGA 擴(kuò)頻信號(hào) 發(fā)送系統(tǒng)設(shè)計(jì)

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

針對(duì)光纖微擾動(dòng)傳感器的高速數(shù)據(jù)處理問題，設(shè)計(jì)一種以XC4VSX25為核心，具有數(shù)據(jù)采集功能、存儲(chǔ)功能、LCD顯示功能和USB通信功能的系統(tǒng)。利用XC4VSX25帶有的XtremeDSP IP核，通過并行運(yùn)算解決高速實(shí)時(shí)數(shù)據(jù)處理問題，并且通過Verilog HDL語言設(shè)計(jì)串行結(jié)構(gòu)和并行結(jié)構(gòu)，并在ModelSim中對(duì)兩種結(jié)構(gòu)進(jìn)行仿真比較。結(jié)果表明，本系統(tǒng)中并型結(jié)構(gòu)的計(jì)算速度是正比于并行度的，可以提高系統(tǒng)處理速度。
關(guān)鍵字： FPGA 高速數(shù)據(jù) 處理系統(tǒng)

基于FPGA的高階音頻均衡濾波器設(shè)計(jì)

摘要：文中設(shè)計(jì)的均衡濾波器充分利用FPGA內(nèi)部資源、時(shí)間換取空間的方法，在EP1C3系列的FPGA內(nèi)實(shí)現(xiàn)1 024階FIR數(shù)字均衡濾波器，并通過重載系數(shù)，可實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性、簡(jiǎn)易數(shù)字均衡濾波器的功能，達(dá)到了設(shè)計(jì)目
關(guān)鍵字： FPGA 音頻均衡濾波器設(shè)計(jì)

基于FPGA的語音端點(diǎn)檢測(cè)

基于FPGA的語音端點(diǎn)檢測(cè),語音端點(diǎn)檢測(cè)就是從背景噪聲中找到語音的起點(diǎn)和終點(diǎn)，其目標(biāo)是要在一段輸入信號(hào)中將語音信號(hào)同其他信號(hào)(如背景噪聲)分離并且準(zhǔn)確地判斷出語音的端點(diǎn)。研究表明，即使在安靜的環(huán)境中，一半以上的語音識(shí)別系統(tǒng)識(shí)別錯(cuò)誤
關(guān)鍵字：檢測(cè) 語音 FPGA 基于

DSP與普通MCU的比較

DSP與普通MCU的比較,考慮一個(gè)數(shù)字信號(hào)處理的實(shí)例，比如有限沖擊響應(yīng)濾波器(FIR)。用數(shù)學(xué)語言來說，F(xiàn)IR濾波器是做一系列的點(diǎn)積。取一個(gè)輸入量和一個(gè)序數(shù)向量，在系數(shù)和輸入樣本的滑動(dòng)窗口間作乘法，然后將所有的乘積加起來，形成一個(gè)輸出
關(guān)鍵字：比較 MCU 普通 DSP

基于DSP正弦信號(hào)發(fā)生器設(shè)計(jì)

基于DSP正弦信號(hào)發(fā)生器設(shè)計(jì),摘要：提出了一種基于TMS320C5402實(shí)現(xiàn)正弦信號(hào)發(fā)生器的設(shè)計(jì)原理與方法，介紹了所設(shè)計(jì)的正弦信號(hào)發(fā)生器硬件電路結(jié)構(gòu)和軟件程序流程圖。結(jié)合DSP硬件特性，通過使用泰勒級(jí)數(shù)展開法得到設(shè)定參數(shù)的正弦波形輸出，達(dá)到設(shè)計(jì)
關(guān)鍵字：設(shè)計(jì) 信號(hào)發(fā)生器 DSP 基于

基于FPGA的AD9910控制設(shè)計(jì)

為了滿足目前對(duì)數(shù)據(jù)處理速度的需求，設(shè)計(jì)了一種基于FPGA+DDS的控制系統(tǒng)。根據(jù)AD9910的特點(diǎn)設(shè)計(jì)了控制系統(tǒng)的硬件部分，詳細(xì)闡述了電源、地和濾波器的設(shè)計(jì)。設(shè)計(jì)了FPGA的軟件控制流程，給出了流程圖和關(guān)鍵部分的例程，并對(duì)DDS AD9910各個(gè)控制寄存器的設(shè)置與時(shí)序進(jìn)行詳細(xì)說明，最后給出了實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果證明輸出波形質(zhì)量高、效果好。對(duì)于頻率源的設(shè)計(jì)與實(shí)現(xiàn)具有工程實(shí)踐意義。
關(guān)鍵字： FPGA 9910 AD 控制設(shè)計(jì)

賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊(cè)

　　全球可編程邏輯解決方案領(lǐng)先廠商賽靈思公司(NASDAQ:XLNX))今日宣布與全球半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造領(lǐng)域的軟件及 IP 領(lǐng)先廠商Synopsys公司(NASDAQ：SNPS)聯(lián)手推出《 FPGA的原型開發(fā)方法手冊(cè)》(FPMM)，這是一本介紹如何使用 FPGA 作為平臺(tái)進(jìn)行片上系統(tǒng)(SoC)開發(fā)的實(shí)用指南。FPMM 收錄了眾多公司的設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)和驗(yàn)證方面的寶貴經(jīng)驗(yàn)。
關(guān)鍵字：賽靈思 FPGA

大規(guī)模現(xiàn)場(chǎng)可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計(jì)研究

摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列；電源設(shè)計(jì)；DC/DC變換器
關(guān)鍵字：系統(tǒng) 電源設(shè)計(jì) 研究開發(fā) FPGA 現(xiàn)場(chǎng) 可編程陣列大規(guī)模

首個(gè)國(guó)產(chǎn)高性能芯片“安徽造”填補(bǔ)國(guó)產(chǎn)化空白

　　記者3月17日從中國(guó)電子科技集團(tuán)公司38所獲悉，由該所自主研發(fā)的首個(gè)國(guó)產(chǎn)化高性能芯片“魂芯一號(hào)”，日前在北京“十一五”國(guó)家重大科技成就展上首次精彩亮相，其運(yùn)算能力達(dá)每秒鐘300億次浮點(diǎn)運(yùn)算或每秒鐘80億次浮點(diǎn)乘法累加運(yùn)算，性能可與國(guó)際市場(chǎng)同類產(chǎn)品相媲美，其成功應(yīng)用將填補(bǔ)我國(guó)高性能芯片國(guó)產(chǎn) 化的空白。　　
關(guān)鍵字： DSP 物聯(lián)網(wǎng) 通訊魂芯一號(hào)

NI發(fā)布全新 LabWindows?/CVI 2010

　　美國(guó)國(guó)家儀器有限公司(National Instruments，簡(jiǎn)稱NI)近日發(fā)布了全新NI LabWindows/CVI 2010，該軟件可基于驗(yàn)證過的ANSI C測(cè)試測(cè)量軟件平臺(tái)，提供更高的開發(fā)效率，并簡(jiǎn)化FPGA通信的復(fù)雜度。此外，NI還發(fā)布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實(shí)時(shí)模塊，可擴(kuò)展開發(fā)環(huán)境至Linux和實(shí)時(shí)操作系統(tǒng)中。
關(guān)鍵字： NI FPGA

基于DSP的滯環(huán)跟蹤型有源電力濾波器數(shù)字控制系統(tǒng)

基于DSP的滯環(huán)跟蹤型有源電力濾波器數(shù)字控制系統(tǒng),摘要：介紹了一種基于新型數(shù)字信號(hào)處理器（DSP）TMS320F2407A數(shù)字控制的滯環(huán)跟蹤型并聯(lián)有源電力濾波器，以DSP為核心的數(shù)字控制電路完成諧波提取、指令電流產(chǎn)生、直流側(cè)電壓控制、系統(tǒng)保護(hù)等功能，實(shí)現(xiàn)了一種全數(shù)字控
關(guān)鍵字：濾波器數(shù)字控制系統(tǒng) 電力有源 DSP 跟蹤基于

基于DSP實(shí)現(xiàn)可并機(jī)的逆變電源

基于DSP實(shí)現(xiàn)可并機(jī)的逆變電源,摘要：介紹了一種可并機(jī)的逆變電源的結(jié)構(gòu)和原理，并以Motorola公司的DSP56F805型數(shù)字信號(hào)處理器作為控制核心，且給出了硬件和軟件的設(shè)計(jì)方案。實(shí)驗(yàn)結(jié)果證明此系統(tǒng)的控制獲得了良好的效果。關(guān)鍵詞：逆變器；并聯(lián)；數(shù)
關(guān)鍵字：逆變電源實(shí)現(xiàn) DSP 基于

28納米FPGA: 降低功耗提高帶寬

　　低功耗和高帶寬是下一代高端設(shè)計(jì)的兩個(gè)主要需求。對(duì)全球范圍多個(gè)應(yīng)用領(lǐng)域的調(diào)研表明，以相同甚至更低功耗及成本來實(shí)現(xiàn)更大的帶寬已成為大勢(shì)所趨。現(xiàn)在應(yīng)對(duì)帶寬不斷增長(zhǎng)的技術(shù)是演進(jìn)中的40G和100G系統(tǒng)(以及即將出現(xiàn)的400G系統(tǒng))。設(shè)計(jì)下一代FPGA來滿足目前對(duì)寬帶和低功耗需求的難度越來越大?！　?/li>
關(guān)鍵字： Altera FPGA

基于FPGA的CMI編碼系統(tǒng)設(shè)計(jì)

摘要：提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號(hào)FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中，首先產(chǎn)生m序列，然后程序
關(guān)鍵字： FPGA CMI 編碼系統(tǒng)設(shè)計(jì)