dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于DSP的心電監(jiān)護(hù)模塊設(shè)計(jì)

基于DSP的心電監(jiān)護(hù)模塊設(shè)計(jì),美國(guó)德州儀器公司（TI）的TMS320C2XX系列定點(diǎn)數(shù)字信號(hào)處理器（DSP）具有強(qiáng)大的實(shí)時(shí)處理能力和高度集成的片上硬件資源,使用靈活方便,在數(shù)字信號(hào)處理領(lǐng)域得到了廣泛的應(yīng)用。討論了該DSP系列中的TMS320F206的心電監(jiān)護(hù)模
關(guān)鍵字：模塊設(shè)計(jì) 監(jiān)護(hù) 心電 DSP 基于

DSP/BIOS中的IO設(shè)備驅(qū)動(dòng)編程技術(shù)

DSP/BIOS中的IO設(shè)備驅(qū)動(dòng)編程技術(shù),介紹了DSP/BIOS中I/O設(shè)備驅(qū)動(dòng)程序的編寫(xiě),并給出了一個(gè)在TMS320C5402 DSK上開(kāi)發(fā)語(yǔ)音處理程序的實(shí)例。關(guān)鍵詞：數(shù)字信號(hào)處理器（DSP）實(shí)時(shí)操作系統(tǒng) I/O設(shè)備驅(qū)動(dòng) 應(yīng)用程序接口（API）近年來(lái),隨著信息技術(shù)的飛速發(fā)展
關(guān)鍵字：數(shù)字信號(hào)處理器（DSP）實(shí)時(shí)操作系統(tǒng) I/O設(shè)備驅(qū)動(dòng) 應(yīng)用程序接口（API）
近年來(lái) 隨著信息技術(shù)的飛速發(fā)展 DSP在航空、航天、雷達(dá)、通信、消費(fèi)類(lèi)電子設(shè)備等方面都得到了廣泛應(yīng)用同時(shí) DSP的運(yùn)算能力也越大越強(qiáng)大 TI公司新推出的TMS320C6400系列的運(yùn)算能力可以達(dá)到8800MIPS。這些都要求開(kāi)發(fā)DSP的應(yīng)用程序要縮短開(kāi)發(fā)時(shí)間增加軟件的可編護(hù)性和可重用性。語(yǔ)音壓縮、語(yǔ)音識(shí)別、圖像處理等方面的應(yīng)用要求DSP的開(kāi)發(fā)盡可能簡(jiǎn)單還要求代碼的執(zhí)行效率高。
DSP/BIOS是T

二進(jìn)制數(shù)折半查找算法在DSP上的實(shí)現(xiàn)

二進(jìn)制數(shù)折半查找算法在DSP上的實(shí)現(xiàn),折半查找是采用跳躍躍方式先將順序數(shù)列中的“中間值”與所查詢值進(jìn)行比較,然后按照比值大于或小于“中間值”來(lái)判斷所查找數(shù)的甩在區(qū)域。文章給出了將折半算法應(yīng)用于數(shù)字信號(hào)處理器上以實(shí)現(xiàn)二進(jìn)制
關(guān)鍵字：實(shí)現(xiàn) DSP 算法查找二進(jìn)制數(shù)

用DSP實(shí)現(xiàn)FIR數(shù)字濾波器

用DSP實(shí)現(xiàn)FIR數(shù)字濾波器,FIR濾波器具有幅度特性可隨意設(shè)計(jì)、線性相位特性可嚴(yán)格精確保證等優(yōu)點(diǎn)，因此在要求相位線性信道的現(xiàn)代電子系統(tǒng)，如圖像處理、數(shù)據(jù)傳輸?shù)炔ㄐ蝹鬟f系統(tǒng)中，具有很大吸引力。本文簡(jiǎn)單介紹了其線性相位條件和設(shè)計(jì)方法，并
關(guān)鍵字：濾波器數(shù)字 FIR 實(shí)現(xiàn) DSP

基于DSP的串行通信在變頻調(diào)速系統(tǒng)中的應(yīng)用

基于DSP的串行通信在變頻調(diào)速系統(tǒng)中的應(yīng)用,介紹了基于專(zhuān)用DSP芯片ADMC328的異步電機(jī)調(diào)速系統(tǒng)中的主控部分與驅(qū)動(dòng)部分之間的通信。詳細(xì)介紹了通訊的硬件接口電路、通訊協(xié)議以及軟件實(shí)現(xiàn)方法，實(shí)現(xiàn)了利用DSP的網(wǎng)步帶口進(jìn)行異步通訊的方法，并確保通訊準(zhǔn)確可靠。實(shí)
關(guān)鍵字：系統(tǒng) 應(yīng)用變頻調(diào)速通信 DSP 串行基于

基于FPGA的AD7862接口電路設(shè)計(jì)

摘要：針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片，介紹了一種基于FPGA的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了 AD7862的特點(diǎn)及基本功能，以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序，并以此時(shí)序?yàn)榛A(chǔ)在FPGA芯片中
關(guān)鍵字： FPGA 7862 AD 接口

基于DSP的直流無(wú)刷電機(jī)控制器的硬件設(shè)計(jì)

隨著電力電子技術(shù)，新的永磁材料以及具有快速運(yùn)算能力的DSP（數(shù)字信號(hào)處理器）的發(fā)展，直流無(wú)刷電機(jī)應(yīng)用日益普及。直流無(wú)刷電機(jī)具有和直流電機(jī)相似的優(yōu)良調(diào)速性能，又克服了直流電機(jī)采用機(jī)械式換向裝置所引起的換向火
關(guān)鍵字：硬件設(shè)計(jì) 控制器電機(jī) DSP 直流基于

FPGA需求大幅增長(zhǎng)

　　幾乎每一家分析研究公司都毫無(wú)例外的預(yù)測(cè)FPGA市場(chǎng)2011年以及未來(lái)會(huì)有較大的增長(zhǎng)，例如，IMS研究公司預(yù)測(cè)2014年年度收益達(dá)到10億美元以上，IBS有限公司聲稱，F(xiàn)PGA解決方案日益完善，功能越來(lái)越強(qiáng)，2015年，其增長(zhǎng)率要超過(guò)IC市場(chǎng)。2009年全年增長(zhǎng)率在60%到65%之間，遠(yuǎn)遠(yuǎn)超出了半導(dǎo)體行業(yè)最初的預(yù)測(cè)。繼40 nm產(chǎn)品大獲成功之后，Altera所有產(chǎn)品在2010年的收益都有顯著增長(zhǎng)，我們預(yù)計(jì)今后會(huì)繼續(xù)增長(zhǎng)。
關(guān)鍵字： FPGA 3G LTE

基于DS28E01的FPGA加密認(rèn)證系統(tǒng)的設(shè)計(jì)

在現(xiàn)在電子設(shè)計(jì)的成本越來(lái)越高的情況下，基于 SRAM的 FPGA由于自身限制，容易使得設(shè)計(jì)者的設(shè)計(jì)被復(fù)制，從而給設(shè)計(jì)者提出了設(shè)計(jì)具有加密功能的電子系統(tǒng)，由于 SHA-1 算法引擎的 DS28E01芯片作為加密認(rèn)證系統(tǒng)的核心芯片，并利用 DS28E01針對(duì) Xilinx公司的 X3CS500E開(kāi)發(fā)了實(shí)際的加密認(rèn)證系統(tǒng)，并將此系統(tǒng)應(yīng)用于實(shí)際的產(chǎn)品中，取得了良好的效果。　　
關(guān)鍵字： FPGA 28E E01 DS

一種基于FPGA的CAN總線通信接口的設(shè)計(jì)

CAN總線是現(xiàn)場(chǎng)總線的一種，因?yàn)槠涑杀镜?、容錯(cuò)能力強(qiáng)、支持分布式控制、通信速率高等優(yōu)點(diǎn)在汽車(chē)、工業(yè)控...
關(guān)鍵字： FPGA CAN總線通信接口

FPGA實(shí)現(xiàn)的任意波形發(fā)生器的設(shè)計(jì)

運(yùn)用DDS原理，進(jìn)行任意波形發(fā)生器的設(shè)計(jì)，使得任意波形發(fā)生器兼顧DDS的優(yōu)點(diǎn)。設(shè)計(jì)中通過(guò)實(shí)現(xiàn)DDS模塊與單片機(jī)接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊，由相位累加器模塊對(duì)輸入頻率控制字進(jìn)行累加運(yùn)算，輸出作為雙口RAM的讀地址線，讀數(shù)據(jù)線上即輸出了波形幅度量化數(shù)據(jù)。其中雙口RAM的內(nèi)容由單片機(jī)進(jìn)行更新，從而實(shí)現(xiàn)任意波形的發(fā)生。本設(shè)計(jì)中的相位累加器采用了8級(jí)流水線結(jié)構(gòu)借助前5級(jí)的超前進(jìn)位的方法，使得編譯的最高工作頻率由317．97MHz提高到336．7 MHz，實(shí)現(xiàn)了任意波形的發(fā)生，節(jié)約了成本，提
關(guān)鍵字： FPGA 任意波形發(fā)生器

面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型研究

緩慢的軟件模擬器給體系結(jié)構(gòu)研究帶來(lái)了極大不便，F(xiàn)PGA硬件仿真的模擬速度很快，但仿真系統(tǒng)的規(guī)模嚴(yán)重受限于FPGA的容量。較大規(guī)模的體系結(jié)構(gòu)系統(tǒng)仿真采用多片F(xiàn)PGA互連，不僅增加了設(shè)計(jì)的復(fù)雜性，也增加成本。因此提出一種面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型。經(jīng)仿真系統(tǒng)評(píng)估，其仿真系統(tǒng)能夠增大FPGA芯片的仿真規(guī)模，減少仿真系統(tǒng)對(duì)FPGA資源的需求，有效支持在有限的FPGA資源上進(jìn)行大規(guī)模對(duì)稱體系結(jié)構(gòu)仿真研究。
關(guān)鍵字： FPGA 對(duì)稱仿真模型研究

針對(duì)FPGA的完全可配置嵌入式32位RISC處理器

針對(duì)FPGA的完全可配置嵌入式32位RISC處理器,使用嵌入式微處理器的FPGA設(shè)計(jì)不斷增長(zhǎng)。根據(jù)Dataquest的統(tǒng)計(jì)，一年大約啟動(dòng)10萬(wàn)個(gè)FPGA設(shè)計(jì)項(xiàng)目，其中約30％包含某種形式的微處理器?！　⌒纬蛇@種趨勢(shì)有幾個(gè)方面的原因。首先，數(shù)據(jù)流應(yīng)用更適合可編程硬件，同時(shí)嵌入
關(guān)鍵字： 32位 RISC 處理器嵌入式配置 FPGA 完全針對(duì)

基于FPGA+DSP技術(shù)的Bayer格式圖像預(yù)處理

提出一種針對(duì)CMOS圖像傳感器采集的Bayer格式圖像預(yù)處理系統(tǒng)，與傳統(tǒng)的DSP圖像處理系統(tǒng)相比，該系統(tǒng)利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相結(jié)合實(shí)現(xiàn)圖像捕獲、圖像預(yù)處理等功能，采用支持USB2．O的CY7C68013將圖像信息傳送給上位機(jī)。在FPGA中采用雙線性插值法將CMOS圖像傳感器采集的Bayer格式圖像數(shù)據(jù)轉(zhuǎn)換為RGB格式圖像數(shù)據(jù)，并轉(zhuǎn)換成Y亮度信號(hào)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能處理分辨率達(dá)500萬(wàn)像素的Bayer圖像，并最終以20 Mb／s的帶寬將亮度信號(hào)傳
關(guān)鍵字： Bayer FPGA DSP 圖像預(yù)處理

基于Spartan-3 FPGA的DSP功能實(shí)現(xiàn)方案

基于Spartan-3 FPGA的DSP功能實(shí)現(xiàn)方案,本文闡述了Spartan-3 FPGA針對(duì)DSP而優(yōu)化的特性，并通過(guò)實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)?！　∷械统杀镜腇PGA都以頗具吸引力的價(jià)格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計(jì)需求。然而，當(dāng)考慮在FPGA構(gòu)
關(guān)鍵字：實(shí)現(xiàn) 方案功能 DSP Spartan-3 FPGA 基于