dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA硬件系統(tǒng)的調(diào)試方法

FPGA硬件系統(tǒng)的調(diào)試方法,在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
（1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電
關(guān)鍵字：方法調(diào)試系統(tǒng) 硬件 FPGA

智能采光實(shí)時(shí)追日的電能管理系統(tǒng)的設(shè)計(jì)

關(guān)鍵字：太陽(yáng)能智能采光 FPGA 電能管理 AFS600

基于FPGA的數(shù)據(jù)采集控制模塊的研究與設(shè)計(jì)

0引言數(shù)據(jù)采集和控制系統(tǒng)是對(duì)生產(chǎn)過程或科學(xué)實(shí)驗(yàn)中各種物理量進(jìn)行實(shí)時(shí)采集、測(cè)試和反饋控制的閉...
關(guān)鍵字： FPGA 數(shù)據(jù)采集

FC-AL系統(tǒng)中FPGA的彈性緩存設(shè)計(jì)

引言一個(gè)簡(jiǎn)化的異步數(shù)據(jù)通信系統(tǒng)如圖1所示。接收機(jī)端從接收到的來自串行鏈路的比特流中提取時(shí)鐘信號(hào)Clk1，作為其工作時(shí)鐘源；而發(fā)送機(jī)端采用本地晶振和鎖相環(huán)產(chǎn)生的時(shí)鐘Clk2，作為其工作時(shí)鐘源。接收機(jī)在時(shí)鐘Clk1的
關(guān)鍵字：設(shè)計(jì) 彈性 FPGA 系統(tǒng) FC-AL

Altium推出采用Altera Cyclone III FPGA 的NanoBoard 3000

　　繼去年 9 月發(fā)布基于 NanoBoard 3000 的快速原型設(shè)計(jì)全新方案后，Altium日前又宣布推出采用 Altera Cyclone III® FPGA 的最新 NanoBoard 3000，從而進(jìn)一步擴(kuò)展了這一理念。　　新的開發(fā)板為電子設(shè)計(jì)人員繼續(xù)提供相同的軟硬件以及 NanoBoard 3000 可以直接使用的免專利費(fèi) IP，所不同的是，在其內(nèi)核中提供了具有 Altera 高性價(jià)比 Cyclone III® FPGA 電源。　　電子設(shè)計(jì)人員采用 NanoBoard
關(guān)鍵字： Altium FPGA NanoBoard

Tensilica推出HiFi EP音頻DSP

　　Tensilica宣布即將推出基于HiFi 架構(gòu)的新一代產(chǎn)品HiFi EP音頻DSP，可同時(shí)支持家庭娛樂產(chǎn)品中的多聲道編解碼以及持續(xù)擴(kuò)展的音頻前/后處理等應(yīng)用，如：藍(lán)光播放器、數(shù)字電視(DTV)以及智能手機(jī)。HiFi EP增強(qiáng)了高效率、高質(zhì)量的語(yǔ)音前、后處理功能，與同類產(chǎn)品相比，HiFiEP最多可以減少40%的功耗及50%的芯片面積。Tensilica將于2010年2月15-18日西班牙巴塞羅那舉行的全球移動(dòng)大會(huì)展出其HiFi EP音頻DSP(數(shù)字信號(hào)處理)引擎，展位號(hào)：7C35。　　HiFi 2
關(guān)鍵字： Tensilica DSP HiFi

低功耗FPGA電子系統(tǒng)優(yōu)化方法

首先與實(shí)測(cè)系統(tǒng)功耗進(jìn)行對(duì)比，驗(yàn)證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準(zhǔn)確性。然后對(duì)FPGA設(shè)計(jì)中影響系統(tǒng)功耗的幾個(gè)相互關(guān)聯(lián)的參數(shù)進(jìn)行取樣，通過軟件估算不同樣點(diǎn)下的系統(tǒng)功耗，找到功耗最低的取樣點(diǎn)，得到最佳設(shè)計(jì)參數(shù)，從而達(dá)到優(yōu)化系統(tǒng)設(shè)計(jì)的目的。實(shí)驗(yàn)中通過這種方法，在一個(gè)FPGA讀寫SRAM的系統(tǒng)中，在單位時(shí)間讀寫操作數(shù)固定的條件下，選取了讀寫頻率與讀寫時(shí)間占空比這兩個(gè)參數(shù)來優(yōu)化系統(tǒng)功耗。最終測(cè)試數(shù)據(jù)證明了該方法的正確性。
關(guān)鍵字： FPGA 低功耗電子系統(tǒng)優(yōu)化

基于MPC8260處理器和FPGA的DMA接口設(shè)計(jì)

引言在基于軟件無線電的某無線通信信號(hào)偵收平臺(tái)的設(shè)計(jì)中，天線接收到的信號(hào)經(jīng)過變頻器處理和A/D變換...
關(guān)鍵字： FPGA MPC8260 嵌入式 DMA接口

基于JTAG邊界掃描方式的重構(gòu)控制器的設(shè)計(jì)

為充分利用硬件資源，滿足不同的應(yīng)用需求,本文提出了一種基于JTAG邊界掃描模式配置的重構(gòu)控制器，詳細(xì)介紹控制器的硬件實(shí)現(xiàn)以及配置流程，該控制器通過模擬JTAG接口時(shí)序及TAP狀態(tài)機(jī)的功能，實(shí)現(xiàn)在系統(tǒng)配置目標(biāo)可編程器件。
關(guān)鍵字： FPGA TAP狀態(tài)機(jī) JTAG邊界掃描重構(gòu) 201001

FPGA的甜蜜時(shí)光

　　隨著2010年的來臨，當(dāng)今的全球電子公司紛紛做出明智而審慎的研發(fā)投資決定，以便借助創(chuàng)新的新產(chǎn)品，快速抓住新的市場(chǎng)機(jī)遇。FPGA越來越多地成為這些公司成功的關(guān)鍵。除了少數(shù)可超大批量生產(chǎn)的商品外，應(yīng)用ASIC的高成本和高風(fēng)險(xiǎn)無法讓絕大多數(shù)的商品贏利;現(xiàn)在面臨著加速替代ASIC所帶來的機(jī)遇，這主要體現(xiàn)在以下不同方面：芯片體系結(jié)構(gòu)，也就是能夠推出某種架構(gòu)和相關(guān)的I/O，而且，密度和性能還能夠達(dá)到一定水平，從而可以替代ASIC的功能。軟件在加速替代ASIC過程中也扮演了重要角色。高效的軟件和設(shè)計(jì)工具大大提高了
關(guān)鍵字：賽靈思 FPGA ASIC 摩爾定律

臺(tái)積電年中將為Altera試產(chǎn)28nm制程FPGA芯片

　　據(jù)業(yè)者透露，臺(tái)積電公司將于今年中期開始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器，產(chǎn)品面向云計(jì)算，在線存儲(chǔ)以及移動(dòng)視頻等應(yīng)用，Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺(tái)積電還宣布其28nm制程將為全代制程(full node:即制程升級(jí)時(shí)需要對(duì)芯片電路進(jìn)行重新設(shè)計(jì)),而且年內(nèi)其28nm制程還將具備可按客戶的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結(jié)構(gòu)的能力. 　　臺(tái)積電
關(guān)鍵字：臺(tái)積電 28nm FPGA Altera

基于DSP和ST7920的液晶顯示模塊的實(shí)現(xiàn)

基于DSP和ST7920的液晶顯示模塊的實(shí)現(xiàn),　DSP是一種適合于數(shù)字信號(hào)處理的實(shí)時(shí)高速的高性能微處理器，已廣泛應(yīng)用于自動(dòng)控制、圖像處理、通信技術(shù)、網(wǎng)絡(luò)設(shè)備、儀器、儀表和家電領(lǐng)域。液晶顯示屏以其顯示直觀、便于操作的特點(diǎn)被用作各種便攜式系統(tǒng)的顯示終端。
關(guān)鍵字：模塊實(shí)現(xiàn) 液晶顯示 ST7920 DSP 基于

理解FPGA 中的壓穩(wěn)態(tài)

理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會(huì)出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重點(diǎn)是對(duì)結(jié)果造成影響的各種器件和設(shè)計(jì)參數(shù)。
引言
當(dāng)信號(hào)在不相關(guān)或者異步時(shí)鐘域
關(guān)鍵字： FPGA 壓穩(wěn)態(tài)

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現(xiàn)創(chuàng)

人們對(duì)寬帶服務(wù)的帶寬要求越來越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準(zhǔn)以及對(duì)提高
關(guān)鍵字： FPGA ASIC 40 nm

基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設(shè)計(jì)

介紹了基于SOPC技術(shù)的嵌入式數(shù)字圖像處理系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來分別對(duì)圖像的采集、存儲(chǔ)，圖像處理，顯示等功能模塊進(jìn)型結(jié)構(gòu)設(shè)計(jì)，最后把處理數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術(shù)的信息溝通。
關(guān)鍵字：處理理系設(shè)計(jì) 圖像數(shù)字 FPGA MB86S02 基于