dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計
- 0 引 言
神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡稱，是當(dāng)前的研究熱點之一。人腦在接受視覺感官傳來的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這 - 關(guān)鍵字： FPGA BP神經(jīng)網(wǎng)絡(luò) 圖像壓縮 算法
基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計
- 設(shè)計基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點、封裝形式、引腳功能和工作原理，設(shè)計基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語言描述AD7543的控制時序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實踐結(jié)果表明，該設(shè)計可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計結(jié)構(gòu)，可進(jìn)一步提高系統(tǒng)的可靠性和抗干擾能力。
- 關(guān)鍵字： 7543 FPGA AD 模
基于FPGA玻璃缺陷圖像采集處理系統(tǒng)
- 在進(jìn)行圖像采集過程中，重點需要解決采集系統(tǒng)的實時性問題。而這里選用的多線陣CCD拼接圖像的采集方法勢必導(dǎo)致在低級算法階段會產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個高速的嵌入式處理模塊則能很好地完成圖像處理的低級算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過程，對系統(tǒng)內(nèi)存控制做了詳細(xì)的描述，并在FPGA內(nèi)實現(xiàn)了圖像的低級處理，從而使計算機(jī)從低級處理的大量數(shù)據(jù)中解脫出來。
- 關(guān)鍵字： FPGA 玻璃 缺陷 處理系統(tǒng)
FIR帶通濾波器的FPGA實現(xiàn)
- 為設(shè)計一個項目可用的FIR數(shù)字帶通濾波器，采用Matlab／Simulink軟件中DSPBulider強(qiáng)大的算法模塊設(shè)計工具，結(jié)合Altera公司的FPGA開發(fā)板實現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級仿真、綜合編譯、下載等設(shè)計流程，并對正弦信號進(jìn)行濾波，結(jié)果下載到開發(fā)板上用示波器觀測，達(dá)到了預(yù)期的濾波效果和目的?；贒SPBuilder完成系統(tǒng)建模，省去了復(fù)雜的VHDL編程，還可針對具體模塊進(jìn)行參數(shù)設(shè)置從而適應(yīng)不同的濾波需求。該方法實現(xiàn)簡單、可靠，還可類推實現(xiàn)其他復(fù)雜的嵌入式系統(tǒng)設(shè)計。
- 關(guān)鍵字： FPGA FIR 帶通濾波器
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計
- 該設(shè)計利用FPGA的嵌入式軟核NiosⅡ處理器，通過嵌入式操作系統(tǒng)μC／OS-Ⅱ，實現(xiàn)了在FPGA內(nèi)的自相關(guān)計算器；利用FPGA強(qiáng)大的并行運(yùn)算功能和自帶存儲器實現(xiàn)的“乒乓”RAM，通過軟核NiosⅡ輸出控制字實時切換調(diào)用兩個“乒乓”RAM的存儲和讀取功能，使之同時完成對采集數(shù)據(jù)的緩沖存儲和向乘法器提供計算數(shù)據(jù)的功能，使芯片的整個數(shù)字處理鏈路連續(xù)化。另外，采用多比特進(jìn)行自相關(guān)運(yùn)算較之于現(xiàn)在天文臺使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
- 關(guān)鍵字： FPGA 嵌入式 比特
基于DSP的USB數(shù)據(jù)傳輸系統(tǒng)設(shè)計
- 基于DSP的USB數(shù)據(jù)傳輸系統(tǒng)設(shè)計,數(shù)字信號處理器(DSP)在高速運(yùn)算上有著不可比擬的優(yōu)勢，但數(shù)字信號處理的數(shù)據(jù)量龐大，需要一種非常方便、快捷的接口實現(xiàn)與計算機(jī)的數(shù)據(jù)傳輸。在CT圖像重建系統(tǒng)設(shè)計中，提出一種基于DSP和USB的高速數(shù)據(jù)傳輸方案，該方案采用CYPRESS的CY7C68001作為USB收發(fā)控制芯片，并使用TI的高性能DSP芯片TMS320C6416作為微處理器控制芯片，利用兩者的速度優(yōu)勢，通過C語言編寫通信程序，實現(xiàn)了DSP與PC機(jī)之間的高速數(shù)據(jù)傳輸，從而使得大量圖像數(shù)據(jù)能夠快速、實時的存儲、
- 關(guān)鍵字： 傳輸系統(tǒng) 設(shè)計 數(shù)據(jù) USB DSP 基于 收發(fā)器
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473