dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

DSP處理器與FLASH存儲(chǔ)器的接口設(shè)計(jì)

DSP與FLASH存儲(chǔ)器的接口設(shè)計(jì)是嵌入式系統(tǒng)設(shè)計(jì)的一項(xiàng)重要技術(shù)，本文以基于三個(gè)C6201／C6701 DSP芯片開發(fā)成功的嵌入式并行圖像處理實(shí)時(shí)系統(tǒng)為例，介紹這一設(shè)計(jì)技術(shù)。
關(guān)鍵字： FLASH DSP 處理器存儲(chǔ)器

功率與性能：DSP設(shè)計(jì)面臨的終極挑戰(zhàn)

　　多年來，數(shù)字信號(hào)處理器 (DSP) 設(shè)計(jì)人員一直在應(yīng)付這樣一項(xiàng)艱難的工作：提供占用空間小的高性能芯片，而且要不影響靈活性和軟件的可編程能力。　　由于新的應(yīng)用程序發(fā)展速度驚人，提供的 DSP 必須在功率、性能和使用壽命上跟上這種速度，應(yīng)對(duì)當(dāng)前面臨的挑戰(zhàn)，并準(zhǔn)備好應(yīng)對(duì)未來的應(yīng)用。這些高性能多核心 DSP被越來越多地應(yīng)用在電信接入、改進(jìn)數(shù)據(jù)率GSM服務(wù)(EDGE)和基礎(chǔ)設(shè)施設(shè)備領(lǐng)域，用來處理語音、視頻和無線電信號(hào)。　　以前，電信設(shè)備制造商使用專用的 ASIC 或 DSP-ASIC 組合來達(dá)到自己的目
關(guān)鍵字： DSP CMOS MAC HVT SVT 能效優(yōu)化邏輯切換優(yōu)化

國(guó)內(nèi)首個(gè)開放源碼硬件創(chuàng)新大賽圓滿閉幕

覆蓋全國(guó)50所高等院校，1000多位在校研究生和博士生及其導(dǎo)師，近200個(gè)團(tuán)隊(duì)的首屆“中國(guó)電子學(xué)會(huì)Xilinx杯開放源碼硬件創(chuàng)新大賽”，于2008年4月20日在無錫國(guó)家集成電路基地經(jīng)過緊張的最后一輪顛峰對(duì)決和評(píng)委們的遴選，終于塵埃落定。來自北京郵電大學(xué)由林家儒教授指導(dǎo)的團(tuán)隊(duì)（田耘，徐文波，胡彬和谷濤）提交的“WCDMA系統(tǒng)字頻數(shù)域干擾抵消器”項(xiàng)目最終摘取桂冠，載譽(yù)而歸。獲得二等獎(jiǎng)的分別是東北大學(xué)的“基于FPGA動(dòng)態(tài)重配置技術(shù)的熱電廠集中監(jiān)控系
關(guān)鍵字：開放源碼 FPGA Xilinx

變頻器發(fā)展的六大趨勢(shì)

　　變頻器是運(yùn)動(dòng)控制系統(tǒng)中的功率變換器。當(dāng)今的運(yùn)動(dòng)控制系統(tǒng)是包含多種學(xué)科的技術(shù)領(lǐng)域，總的發(fā)展趨勢(shì)是：驅(qū)動(dòng)的交流化，功率變換器的高頻化，控制的數(shù)字化、智能化和網(wǎng)絡(luò)化。因此，變頻器作為系統(tǒng)的重要功率變換部件，提供可控的高性能變壓變頻的交流電源而得到迅猛發(fā)展。　　經(jīng)歷大約30年的研發(fā)與應(yīng)用實(shí)踐，隨著新型電力電子器件和高性能微處理器的應(yīng)用以及控制技術(shù)的發(fā)展，變頻器的性能價(jià)格比越來越高，體積越來越小，而廠家仍然在不斷地提高可靠性實(shí)現(xiàn)變頻器的進(jìn)一步小型輕量化、高性能化和多功能化以及無公害化而做著新的努力。變頻
關(guān)鍵字：變頻器 DSP 直流電動(dòng)機(jī)

如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

　　首次流片成功取決于整個(gè)系統(tǒng)硬件和相關(guān)軟件的驗(yàn)證，有些公司提供的快速原型生成平臺(tái)具有許多調(diào)試功能，但這些平臺(tái)的價(jià)格非常高。　　因此最流行的做法是根據(jù)DUT和具體應(yīng)用設(shè)計(jì)復(fù)合FPGA板，驗(yàn)證這些板的原理圖通常是很麻煩的，本文提出一種利用FPGA實(shí)現(xiàn)原型板原理圖驗(yàn)證的新方法。　　由于價(jià)格競(jìng)爭(zhēng)越來越激烈，首次流片成功或只需少量的修改變得越來越重要。　　為了達(dá)到這一目標(biāo)，對(duì)整個(gè)系統(tǒng)(即硬件和相關(guān)軟件)的驗(yàn)證成為重中之重。　　業(yè)界也涌現(xiàn)了許多策略來幫助設(shè)計(jì)師完成RTL上的軟件運(yùn)行。這些策略提供了在
關(guān)鍵字： FPGA 原理圖

基于算法的DSP硬件結(jié)構(gòu)分析

數(shù)字信號(hào)處理器(DSP)是專門針對(duì)數(shù)字信號(hào)處理運(yùn)算而設(shè)計(jì)的微處理器芯片。本文在介紹DSP算法特點(diǎn)的基礎(chǔ)上，指出了DSP的基本結(jié)構(gòu)組成以及當(dāng)前主流DSP的兩種典型體系結(jié)構(gòu)，分析了這兩種結(jié)構(gòu)各自的優(yōu)缺點(diǎn)，最后根據(jù)DSP應(yīng)用領(lǐng)域的新情況以及微處理器體系結(jié)構(gòu)的發(fā)展，對(duì)DSP結(jié)構(gòu)的發(fā)展提出了一些看法。
關(guān)鍵字：結(jié)構(gòu) 分析硬件 DSP 算法基于

FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲(chǔ)器來存儲(chǔ)配置數(shù)據(jù)，并通過微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對(duì)FPGA進(jìn)行配置，使FPGA實(shí)現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡(jiǎn)單的被動(dòng)串行配置方法和被動(dòng)并行異步配置方法。
關(guān)鍵字： FPGA 微處理器系統(tǒng)

基于DSP的線陣CCD實(shí)時(shí)測(cè)量系統(tǒng)設(shè)計(jì)

對(duì)于CCD光積分信號(hào)的處理，目前有很多種方法。DSP作為專用的數(shù)字信號(hào)處理芯片應(yīng)用于ccD信號(hào)的處理，可以實(shí)現(xiàn)在線實(shí)時(shí)高速測(cè)量。將DSP處理系統(tǒng)與輸入輸出系統(tǒng)結(jié)合，可以使普通測(cè)量系統(tǒng)脫離對(duì)于計(jì)算機(jī)的依賴，擺脫長(zhǎng)距離信號(hào)傳輸?shù)母蓴_問題和計(jì)算機(jī)接口速度的瓶頸。DSP(數(shù)字信號(hào)處理器)是一種具有高速性、實(shí)時(shí)性和豐富的芯片內(nèi)部資源的處理器，它的出現(xiàn)為人們解決這個(gè)難題提供了一條新的道路。本文將以型號(hào)為TMS320F206PZA的DSP為例，結(jié)合 ADC器件ADS803E，介紹DSP在線陣CCD測(cè)量系統(tǒng)中的應(yīng)用。
關(guān)鍵字： DSP CCD 線陣實(shí)時(shí)測(cè)量

RTL8019型控制器與DSP的接口設(shè)計(jì)及編程技巧

　　基于美國(guó)TI公司的高速數(shù)字信號(hào)處理器，詳細(xì)描述RTL8019型以太網(wǎng)控制器的性能特點(diǎn)和引腳功能。同時(shí)給出DSP與RTL8019的硬件電路接口設(shè)計(jì)方法及DSP控制RTL8019進(jìn)行網(wǎng)絡(luò)傳輸?shù)南鄳?yīng)軟件編程方法。　　1 引言　　數(shù)字信號(hào)處理器(DSP)具有先進(jìn)的并行處理結(jié)構(gòu),特別適合于信號(hào)處理，已經(jīng)越來越多地應(yīng)用于工業(yè)控制領(lǐng)域和各類儀器儀表的開發(fā)設(shè)計(jì)?；ヂ?lián)網(wǎng)絡(luò)硬件和軟件的迅猛發(fā)展使得網(wǎng)絡(luò)用戶呈指數(shù)增長(zhǎng),在使用計(jì)算機(jī)進(jìn)行網(wǎng)絡(luò)互聯(lián)的同時(shí)，各種家電設(shè)備、儀器儀表以及工業(yè)生產(chǎn)中的數(shù)據(jù)采集與控制設(shè)備逐步走向網(wǎng)
關(guān)鍵字： RTL8019型控制器 DSP 接口設(shè)計(jì)

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)中的應(yīng)用

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)中的應(yīng)用,利用本文談到的Floorplanner工具可以對(duì)嵌入式處理器、相關(guān)的IP和定制邏輯進(jìn)行布局控制和分組，簡(jiǎn)化復(fù)雜系統(tǒng)級(jí)芯片的開發(fā)，提高系統(tǒng)整體性能。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 應(yīng)用嵌入式 FPGA 工具基于 Floorplanner

利用優(yōu)化的DSP加快無線基礎(chǔ)設(shè)施的設(shè)計(jì)

為基站定制的數(shù)字信號(hào)處理器以及為針對(duì)無線通信設(shè)施(CI)設(shè)計(jì)的其它類型系統(tǒng)定制的數(shù)字信號(hào)處理器通常是市場(chǎng)中速度最快且功能最強(qiáng)大的處理器。
關(guān)鍵字：基礎(chǔ)設(shè)施設(shè)計(jì) 無線加快優(yōu)化 DSP 利用

基于DSP的電動(dòng)機(jī)速度調(diào)控試驗(yàn)臺(tái)的開發(fā)

本文開發(fā)了一種高性能的基于DSP的電動(dòng)機(jī)速度調(diào)控試驗(yàn)臺(tái)。該試驗(yàn)臺(tái)的硬件主要由兩部分組成:DSP主控制器電路板及主電路板。
關(guān)鍵字：試驗(yàn)臺(tái) 開發(fā) 調(diào)控速度 DSP 電動(dòng)機(jī) 基于

FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。
關(guān)鍵字： FPGA FIFO 軟

將FPGA/CPLD技術(shù)用于防止移動(dòng)設(shè)備盜竊

從澳大利亞到中國(guó)，從美國(guó)到歐洲，手機(jī)制造商不斷為其產(chǎn)品增加新的語音/數(shù)據(jù)功能，而具有新功能的手機(jī)更容易被盜...
關(guān)鍵字： CPLD技術(shù) 移動(dòng)設(shè)備手機(jī) FPGA CVL-D T-Mobile Midland 防止盜竊盜竊犯罪 IMEI