<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          基于DSP的高頻三相大功率電源設(shè)計(jì)

          •   隨著國防科學(xué)技術(shù)的發(fā)展和航天事業(yè)的需要,飛行器姿態(tài)控制以及振動(dòng)實(shí)驗(yàn)的需求逐漸增多。在地面搭建模擬仿真平臺,是航天領(lǐng)域研究的慣例。他可以從經(jīng)濟(jì)上降低資金的投入量,從實(shí)驗(yàn)研究上增加重復(fù)性和可觀測性。本文介紹的基于DSP的三相大功率高精度高頻電源是仿真研究中不可缺少的核心裝置。便捷、高效、靈活、安全的三相大功率高頻電源已成為研究重點(diǎn)之一。研制高精度、低失真、高可靠、低成本的三相大功率高頻電源具有重要的意義。l方案設(shè)計(jì)本電源系統(tǒng)具體性能指標(biāo)如下:三相正弦信號準(zhǔn)確度為1%;波形失真度為O.5%;輸出電壓連續(xù)可調(diào)
          • 關(guān)鍵字: DSP 電源  

          基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

          •   引言   傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限,并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理,充分利用PC的強(qiáng)大處理功能,配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀,其數(shù)據(jù)處理和傳輸速率大大提高,適用性極大增強(qiáng),其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。   工作原理   本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理,外接SR
          • 關(guān)鍵字: FPGA  

          基于雙DSP的雷場偵察圖像實(shí)時(shí)壓縮及存儲方法研究

          •   l 引言   以直升機(jī)(有人機(jī)或無人機(jī))為平臺,利用可見光成像和紅外成像傳感器技術(shù),可以晝夜進(jìn)行遠(yuǎn)距離、大面積雷場偵察及其他障礙體系的偵察。當(dāng)機(jī)載雷場偵察系統(tǒng)執(zhí)行任務(wù)時(shí),系統(tǒng)對接收的雷場圖像進(jìn)行GPS標(biāo)定,同時(shí)將標(biāo)定的圖像實(shí)時(shí)壓縮、存儲和傳輸。該系統(tǒng)具有極高的實(shí)時(shí)性要求。因此,考慮在系統(tǒng)中采用雙DSP和復(fù)雜可編程邏輯器件(CPLD)為核心來構(gòu)建高速處理體系。一方面,采用雙DSP體系結(jié)構(gòu)可以使系統(tǒng)具備極高的運(yùn)算處理速度,滿足實(shí)時(shí)性要求,另一方面,CPLD的引入使系統(tǒng)的靈活性得到了很大的提高。將二者結(jié)合
          • 關(guān)鍵字: DSP  

          基于FPGA的鍵盤掃描模塊的設(shè)計(jì)與實(shí)現(xiàn)

          •   在電子產(chǎn)品中,鍵盤是最基本的輸入設(shè)備,然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的,需要單獨(dú)設(shè)計(jì)成專用的小鍵盤?,F(xiàn)代EDA(電子設(shè)計(jì)自動(dòng)化)技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤掃描模塊。經(jīng)過實(shí)際操作檢驗(yàn),該模塊可以很好地對每一次按鍵動(dòng)作進(jìn)行掃描和響應(yīng),實(shí)現(xiàn)預(yù)先設(shè)計(jì)的功能。   1 概述   1.1 通用鍵盤和專用鍵盤   在現(xiàn)代個(gè)人計(jì)算機(jī)系統(tǒng)中,一般都采用通用的標(biāo)準(zhǔn)鍵盤(如:標(biāo)準(zhǔn)101/102鍵盤或Microsoft自然PS/2鍵盤)來實(shí)現(xiàn)人與計(jì)
          • 關(guān)鍵字: FPGA  

          2008年2月18日,邁瑞公司授予Altera“優(yōu)秀供應(yīng)商獎(jiǎng)”

          •   Altera公司今天宣布, 深圳邁瑞生物醫(yī)療電子股份有限公司授予Altera 2007年度“優(yōu)秀供應(yīng)商獎(jiǎng)”,這是雙方長期互惠合作的結(jié)果。邁瑞公司位于中國深圳,是醫(yī)療設(shè)備開發(fā)、生產(chǎn)和營銷的龍頭公司。Altera是2007年邁瑞供應(yīng)商大會(huì)上唯一獲得該獎(jiǎng)項(xiàng)的FPGA供應(yīng)商。   在年度供應(yīng)商大會(huì)上,邁瑞公司表達(dá)了對最有價(jià)值合作伙伴的感謝,這些合作伙伴不斷開拓創(chuàng)新,提高了公司的效能。Altera提供的功能、價(jià)值和技術(shù)支持契合邁瑞公司的需求,得到了 邁瑞 的認(rèn)可。   邁瑞公司采購部
          • 關(guān)鍵字: Altera  FPGA  

          三星獲Diamond330HiFi音頻DSP長期授權(quán)

          • 韓國-首爾2008年2月18日訊-Tensilica公司日前宣布, 與韓國三星電子簽定長期Diamond330HiFi音頻DSP授權(quán)許可。Tensilica公司HiFi架構(gòu)系現(xiàn)今最受歡迎的用于SoC設(shè)計(jì)的商用音頻處理器核。三星公司表示將應(yīng)用該鉆石標(biāo)準(zhǔn)330HiFi音頻DSP于手持移動(dòng)設(shè)備、數(shù)字電視及其它設(shè)計(jì)上。 三星電子系統(tǒng)集成事業(yè)部副總裁G.S.Han表示,“Tensilica第二代HiFi音頻DSP架構(gòu)廣泛應(yīng)用,其領(lǐng)先的DSP核有超過30種現(xiàn)成的語音編碼和解碼軟件。經(jīng)過對Tensil
          • 關(guān)鍵字: 三星 音頻 DSP 授權(quán)  

          PLD/FPGA新手入門

          • PLD是可編程邏輯器件(Programable Logic Device)的簡稱,F(xiàn)PGA是現(xiàn)場可編程門陣列(Field Programable Gate Array)的簡稱,兩者的功能基本相同,只是實(shí)現(xiàn)原理略有不同,所以我們有時(shí)可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù),它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。 PLD能做什么呢?可以毫不夸張的講,PLD能完成任何數(shù)字器件的功能,上至高性能CPU,下至簡單的74
          • 關(guān)鍵字: PLD FPGA 入門  

          TMS320C54XX DSP的USB接口實(shí)現(xiàn)

          • 通用串行總線USB(Universal Serial Bus)應(yīng)用由三部分組成:具有USB接口的PC系統(tǒng)、能夠支持USB的系統(tǒng)軟件和使用USB接口的設(shè)備。
          • 關(guān)鍵字: 實(shí)現(xiàn)  接口  USB  DSP  TMS320C54XX  

          ADS8344和FPGA的高精度數(shù)據(jù)采集前端

          •   數(shù)據(jù)采集在工業(yè)測試系統(tǒng)中是一個(gè)很重要的環(huán)節(jié),其精確性和可靠性是至關(guān)重要的。本文闡述的數(shù)據(jù)采集系統(tǒng)精度高達(dá)16位,能夠?qū)?個(gè)外部模擬通道進(jìn)行A/D采樣,最大模擬輸入信號范圍達(dá)到-15~+15V。該系統(tǒng)具有限幅保護(hù)功能,程序編寫簡便,能夠?qū)崿F(xiàn)對遠(yuǎn)端數(shù)據(jù)的采集和傳輸。   1 系統(tǒng)硬件設(shè)計(jì)   數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。    ?   圖中,A/D轉(zhuǎn)換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動(dòng)、停止和查詢ADC狀態(tài)等,同時(shí)對數(shù)據(jù)進(jìn)行高速數(shù)據(jù)緩
          • 關(guān)鍵字: ADS8344 FPGA 數(shù)據(jù)采集  

          首款結(jié)合數(shù)學(xué)和邏輯功能的單芯DSP

          •   德州儀器推出一款單芯片DSPTCI6484,結(jié)合PHY處理的數(shù)學(xué)功能與MAC處理的邏輯功能,提高了高級多處理超3G移動(dòng)通信局端應(yīng)用(如HSPA/HSPA+、LTE以及WiMAXWave2等)的DSP功能。   IDC的無線半導(dǎo)體項(xiàng)目經(jīng)理FlintPulskamp指出:“由于LTE即將在近期實(shí)現(xiàn),基站OEM廠商應(yīng)為系統(tǒng)配備靈活的處理器,以滿足近在眼前的性能與數(shù)據(jù)處理要求。TI在TCI6484上結(jié)合MAC與PHY功能,為OEM廠商提供了一種統(tǒng)一的可擴(kuò)展融合型解決方案,能在微微基站、微基站以及
          • 關(guān)鍵字: DSP  

          基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

          •   引 言   目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實(shí)時(shí)無損耗監(jiān)測的方法和手段,并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證,解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置,并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無損耗檢測。其主要目的是:第一,解決電火工品可靠性試驗(yàn)中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二,為可靠性試驗(yàn)提供一種在線的無損耗實(shí)時(shí)檢測系統(tǒng),以便對電火工品的發(fā)火全過程進(jìn)行監(jiān)測;第三,為電火工品的發(fā)火可靠性認(rèn)證和評
          • 關(guān)鍵字: FPGA DSP A/D  

          德州儀器推出首款結(jié)合數(shù)學(xué)和邏輯功能的單芯片 DSP

          •   德州儀器 (TI) 宣布推出一款單芯片 DSP TCI6484,結(jié)合 PHY 處理的數(shù)學(xué)功能與 MAC 處理的邏輯功能,從而顯著提高了高級多處理超 3G 移動(dòng)通信局端應(yīng)用(如 HSPA/HSPA+、LTE 以及 WiMAX Wave 2 等)的 DSP 功能。此款新型 65 納米單內(nèi)核 1 GHz DSP 還能使效能加倍,提高數(shù)據(jù)吞吐量以降低時(shí)延,實(shí)現(xiàn)更出色的服務(wù)質(zhì)量,并取代昂貴的 RISC 協(xié)處理器。TI 全新 DSP 技術(shù)不僅使基站 OEM 廠商能夠減少芯片以降低系統(tǒng)成本,還能提高系統(tǒng)密度以支持單
          • 關(guān)鍵字: 德州儀器 DSP TCI6484  

          多核DSP結(jié)構(gòu)與超核DSP結(jié)構(gòu)

          • Internet爆炸性的增長,線路網(wǎng)絡(luò)與分組網(wǎng)絡(luò)的加速融合,對通信設(shè)備和應(yīng)用提出了一系列新的要求。目前的線路交換技術(shù)是在Internet時(shí)代之前很久設(shè)計(jì)的,由于它們只對通話業(yè)務(wù)進(jìn)行優(yōu)化,已不能支持當(dāng)今成指數(shù)增長的數(shù)據(jù)業(yè)務(wù)。為此,服務(wù)提供商正在部署分組網(wǎng)絡(luò)(Internet協(xié)議)和信元網(wǎng)絡(luò)(ATM),并從老式設(shè)備轉(zhuǎn)向以分組交換為中心的軟交換技術(shù)和媒介網(wǎng)關(guān)。? ??本文旨在幫助那些正在構(gòu)建分組交換技術(shù)的公司解決在設(shè)計(jì)新型網(wǎng)絡(luò)時(shí)遇到的眾多難題中的一個(gè)問題:如何管理好有關(guān)語音
          • 關(guān)鍵字: 多核 DSP 超核 結(jié)構(gòu)  

          使用VHDL語言設(shè)計(jì)FPGA的幾個(gè)常見問題的探討

          • ?????? 詳細(xì)討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場可編程門陣列(FP-GA)時(shí)常見的三個(gè)問題:等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展,使用硬件語言設(shè)計(jì)可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
          • 關(guān)鍵字: VHDL FPGA 問題  

          基于FPGA的鎖相環(huán)位同步提取電路設(shè)計(jì)

          •   概述   同步是通信系統(tǒng)中一個(gè)重要的問題。在數(shù)字通信中,除了獲取相干載波的載波同步外,位同步的提取是更為重要的一個(gè)環(huán)節(jié)。因?yàn)橹挥写_定了每一個(gè)碼元的起始時(shí)刻,才能對數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。   一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成,具有功耗大,可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性,可以提高集成度和設(shè)計(jì)速度,增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。   數(shù)
          • 關(guān)鍵字: FPGA 鎖相環(huán) 分頻器  
          共9854條 574/657 |‹ « 572 573 574 575 576 577 578 579 580 581 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();