<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章進入dsp＋fpga技術(shù)社區(qū)

基于FPGA的水聲信號高速采集存儲系統(tǒng)的設(shè)計與實現(xiàn)

介紹了一種基于FPGA的水聲信號數(shù)據(jù)采集與存儲系統(tǒng)的設(shè)計與實現(xiàn),給出了系統(tǒng)的總體方案,并對各部分硬件和軟件的設(shè)計進行了詳細描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲容量達2 GB的大容量NAND型Flash作為存儲介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲模塊和RS-232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲容量大等特點,實驗證明該系統(tǒng)滿足設(shè)計要求。
關(guān)鍵字：數(shù)據(jù)采集 Flash FPGA

基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理

在交流伺服驅(qū)動系統(tǒng)概念的基礎(chǔ)上，提出了基于ACTEL現(xiàn)場可編程邏輯器件APA300的光電編碼器與光柵尺信號處理電路設(shè)計原理，該電路由4倍頻細分、辨向電路、計數(shù)電路組成，信號處理模塊通過VHDL語言實現(xiàn)。
關(guān)鍵字：交流伺服系統(tǒng) VHDL FPGA 光柵尺信號處理

主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計

針對主飛行顯示儀對圖形處理和顯示的苛刻要求，采用基于儀器總線和擴展總線的高速陣列信號處理板的設(shè)計模式，提出了一種基于硬件加速的PFD圖形顯示設(shè)計方法。該方法實現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實時性和可靠性。實踐證明，該設(shè)計顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。
關(guān)鍵字：圖形處理圖形合成 FPGA

用FPGA內(nèi)部集成的DSP實現(xiàn)圖像處理的實例分析

intevac是商用和軍用市場光學產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高性能超低亮度緊湊型攝像機。該攝像機最初采用了流行的數(shù)字信號處理器、幾個assp和外部存儲器件。系統(tǒng)對性能的需求越來越高，工程師團隊決定試驗一種替代方案——在可編程邏輯中實現(xiàn)可配置軟核處理器。
關(guān)鍵字：圖像處理 NIOS FPGA

一種并行存儲器系統(tǒng)的FPGA實現(xiàn)

圍繞小衛(wèi)星體積小、重量輕和價格低廉的特點，一個多CPU共享內(nèi)存的系統(tǒng)（CPU仍然采用有相應宇航級器件的8086）將是比較合適的選擇。同時為了提高共享內(nèi)存的數(shù)據(jù)通信帶寬，使其不成為整個系統(tǒng)的瓶頸，本文提出了一個用ASIC設(shè)計一個共享總線開關(guān)網(wǎng)絡（簡稱SBSN，下同），組合成Omega網(wǎng)絡的方案，以消除對某一組內(nèi)存的總線競爭，實現(xiàn)多CPU對共享分組存儲系統(tǒng)的低位交叉并行訪問。
關(guān)鍵字：并行存儲器多CPU共享內(nèi)存 FPGA

一個進位保留加法陣列的HDL代碼生成器

多加數(shù)的加法器是FPGA的一個比較常見的應用。仿真對比了其三種實現(xiàn)方案的性能和所消耗資源，得出進位保留加法陣列是首選方案。針對進位保留加法陣列實現(xiàn)的復雜性給出了一個加法陣列的HDL代碼生成器，極大地簡化了加法陣列的設(shè)計工作。
關(guān)鍵字： HDL代碼生成器加法器 FPGA

FPGA系統(tǒng)調(diào)試問題及提高調(diào)試效率的方法

本文就調(diào)試FPGA系統(tǒng)時遇到的問題及有助于提高調(diào)試效率的方法，針對Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
關(guān)鍵字：邏輯分析儀測試內(nèi)核 FPGA

基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實現(xiàn)

提出了基于FPGA對IDE硬盤數(shù)據(jù)進行AES加解密的方法。對算法進行了改進和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。
關(guān)鍵字： AES加解密 IDE FPGA

面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計

對新分組密碼算法SMS4進行了FPGA實現(xiàn)。所設(shè)計的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實時產(chǎn)生子密鑰的密鑰擴展模塊，并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運行模式，使解密吞吐率提高近一倍。
關(guān)鍵字：分組密碼 IP核 FPGA

基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計

介紹了應用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細敘述了其工作原理和設(shè)計思想，并用可編程邏輯器件FPGA予以實現(xiàn)。
關(guān)鍵字： VHDL 數(shù)字鎖相環(huán) FPGA

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

為能高速、有效、實時采集CCD視頻圖像，提出了一種實時視頻圖像采集和處理系統(tǒng)設(shè)計方案。重點介紹其硬件設(shè)計原理、關(guān)鍵電路的設(shè)計，其主要功能是從CCD攝像頭輸出的模擬視頻信號中提取實時圖像，數(shù)字化后送入處理器作后期圖像處理和分析。
關(guān)鍵字： CCD視頻 DM642 FPGA 圖像采集

基于FPGA的線陣CCD器件驅(qū)動器及其系統(tǒng)控制邏輯時序的設(shè)計

介紹一種基于FPGA設(shè)計線陣CCD器件TCDl208AP復雜驅(qū)動電路和整個CCD的電子系統(tǒng)控制邏輯時序的方法，并給出時序仿真波形。工程實踐結(jié)果表明，該驅(qū)動電路結(jié)構(gòu)簡單、功耗小、成本低、抗干擾能力強，適應工程小型化的要求。
關(guān)鍵字：時序綜合分析 CCD FPGA

利用FPGA技術(shù)實現(xiàn)數(shù)字通信中的交織器和解交織器

介紹用FPGA實現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案，詳細說明了設(shè)計中的一些問題及解決辦法。還介紹了一種實現(xiàn)FPGA中信號延時的方法。
關(guān)鍵字：數(shù)字通信交織器 FPGA 信號延時

基于FPGA的小型星載非制冷紅外成像系統(tǒng)設(shè)計與實現(xiàn)

根據(jù)內(nèi)編隊重力場衛(wèi)星紅外成像工作環(huán)境的溫度要求，選取了非制冷長波紅外焦平面陣列探測器——UL 03 16 2，并在此基礎(chǔ)上進行了系統(tǒng)的軟硬件設(shè)計。
關(guān)鍵字：非制冷紅外成像 MircoBlaze FPGA

FPGA低功耗設(shè)計小貼士

采用FPGA進行低功耗設(shè)計并不是一件容易的事，盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設(shè)計、軟件算法、功耗分析工具及個人設(shè)計方法都會對產(chǎn)品功耗產(chǎn)生影響。值得注意的是，如果使用不當，有些方法反而會增加功耗，因此必須根據(jù)實際情況選擇適當?shù)脑O(shè)計方法。
關(guān)鍵字：功率估算結(jié)構(gòu)設(shè)計 FPGA

共9873條 81/659 |‹ « 79 80 81 82 83 84 85 86 87 88 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。創(chuàng)建詞條

dsp＋fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

dsp＋fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp＋fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡數(shù)據(jù)傳輸存儲系統(tǒng)

dsp＋fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();