<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn)

          • 一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn), 隨著航天技術(shù)的發(fā)展,航天任務(wù)對于導(dǎo)航計(jì)算機(jī)的性能要求越來越高。導(dǎo)航計(jì)算機(jī)除了要對傳感器數(shù)據(jù)進(jìn)行采集,與控制系統(tǒng)進(jìn)行實(shí)時(shí)通訊,還要能進(jìn)行實(shí)時(shí)的計(jì)算。盡管目前航天任務(wù)中使用的處理器芯片性能越來越強(qiáng),但大多
          • 關(guān)鍵字: FPGA  IP核  CORDIC  協(xié)處理器  

          基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

          • 基于變換采樣的超寬帶接收機(jī)設(shè)計(jì), 在高精度UWB定位系統(tǒng)中,目標(biāo)信號是超短脈寬的脈沖,有很寬的帶寬,為了對這種寬帶信號進(jìn)行處理,我們要求如下兩個(gè)條件。1)設(shè)計(jì)應(yīng)該實(shí)現(xiàn)超高的采樣率。對于UWB定位系統(tǒng),恢復(fù)較好的脈沖波形以獲得較高時(shí)間分辨率信息
          • 關(guān)鍵字: 變換采樣  FPGA  可編程延時(shí)芯片  ADC  UWB  接收機(jī)  

          FPGA實(shí)戰(zhàn)演練邏輯篇3:FPGA與CPLD

          • 盡管很多人聽說過FPGA和CPLD,但是關(guān)于FPGA與CPLD之間的區(qū)別,了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”,但是在技術(shù)上
          • 關(guān)鍵字: FPGA  實(shí)戰(zhàn)演練  CPLD  

          DIY遠(yuǎn)程智能監(jiān)控機(jī)器人

          • 設(shè)計(jì)摘要:本項(xiàng)目論述了基于網(wǎng)絡(luò)通信技術(shù)和FPGA實(shí)現(xiàn)家庭遠(yuǎn)程控制的方案。用戶可以通過短信或Internet 網(wǎng)絡(luò)等方式,訪問家庭控制器,通過車載攝像頭
          • 關(guān)鍵字: 以太網(wǎng)  機(jī)器人  FPGA  

          FPGA 6部分組成基本結(jié)構(gòu)簡析

          • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個(gè)單元
          • 關(guān)鍵字: FPGA  基本結(jié)構(gòu)  簡析  

          基于FPGA的DDR3控制器設(shè)計(jì)

          • 基于FPGA的DDR3控制器設(shè)計(jì),摘要 介紹了DDR3 SDRAM的技術(shù)特點(diǎn)、工作原理,以及控制器的構(gòu)成。利用Xilinx公司的MIG軟件工具在Virtex-6系列FPGA芯片上,實(shí)現(xiàn)了控制器的設(shè)計(jì)方法,并給出了ISim仿真驗(yàn)證結(jié)果,驗(yàn)證了該設(shè)計(jì)方案的可行性。DDR3 SDRAM
          • 關(guān)鍵字: FPGA  DDR3 SDRAM控制器  MIG  ISim  

          基于FPGA的飛行模擬器通信接口設(shè)計(jì)

          • 飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備,它是一種由計(jì)算機(jī)實(shí)時(shí)控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實(shí)飛行環(huán)境的模擬設(shè)備。相較于利用飛機(jī)的飛行訓(xùn)
          • 關(guān)鍵字: FPGA  飛行模擬器  通信接口  

          如何用SmartPRO 6000糾正NAND Flash燒錄過程位反轉(zhuǎn)

          • 如何用SmartPRO 6000糾正NAND Flash燒錄過程位反轉(zhuǎn),關(guān)于使用燒錄器燒錄Nand Flash,一直都是很多用戶頭疼的難點(diǎn),他們強(qiáng)調(diào)已經(jīng)使用了正確的壞塊管理方案,也制定了規(guī)范的操作流程,但是燒錄的良品率還是無法提高,只能每天眼睜睜看著一盤盤“廢品”被燒錄器篩選出來!
          • 關(guān)鍵字: 燒錄  SmartPRO 6000  Nand Flash  

          混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn)

          • 混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn),摘要:隨著電子對抗技術(shù)的快速發(fā)展,在有源式干擾機(jī)中需要用到數(shù)字高斯白噪聲。通過對混合同余法產(chǎn)生隨機(jī)序列的原理研究,本文提出了一種利用FPGA產(chǎn)生高斯白噪聲的方法。該方法在PC主控端的控制下,采用ROM查找表的方
          • 關(guān)鍵字: 高斯白噪聲  混合同余法  FPGA  Verilog HDL  

          基于FPGA實(shí)現(xiàn)的PCI-I2S接口轉(zhuǎn)換電路

          • 摘要 提出了一種基于FPGA實(shí)現(xiàn)的PCI-I2S音頻系統(tǒng)方法。通過在FPGA中將PCI軟核、FIFO以及設(shè)計(jì)的接口電路等相結(jié)合,在FPGA上實(shí)現(xiàn)了 PCI、I2C、I2S等多種總線,
          • 關(guān)鍵字: PCI總線  FPGA  I2S  音頻  

          基于FPGA的無刷直流電機(jī)調(diào)速系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:以FPGA為控制器,使用霍爾傳感器進(jìn)行電機(jī)電流及位置的檢測,用MOSFET搭接成的驅(qū)動電路進(jìn)行控制電機(jī)的轉(zhuǎn)速和轉(zhuǎn)向,用VHDL語言設(shè)計(jì)了一種PWM調(diào)節(jié)
          • 關(guān)鍵字: FPGA  無刷直流電機(jī)  霍爾傳感器  PWM調(diào)節(jié)  BLDC  

          基于FPGA的脈沖耦合神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn)

          • 摘要:針對脈沖耦合神經(jīng)網(wǎng)絡(luò)(PCNN)具有神經(jīng)元脈沖同步激發(fā)、適合硬件實(shí)現(xiàn)的特點(diǎn),提出了一種基于FPGA的PCNN實(shí)時(shí)處理系統(tǒng)。系統(tǒng)設(shè)計(jì)了時(shí)鐘分頻、串口
          • 關(guān)鍵字: 脈沖耦合神經(jīng)網(wǎng)絡(luò)  硬件實(shí)現(xiàn)  FPGA  圖像處理  

          EDA環(huán)境銜接測量軟件 電子產(chǎn)品開發(fā)周期大幅縮短

          • 消費(fèi)性電子產(chǎn)品汰換周期越來越短,且功能復(fù)雜度不斷提高,使得系統(tǒng)研發(fā)人員面臨縮短產(chǎn)品開發(fā)時(shí)間的嚴(yán)峻挑戰(zhàn)。所幸,現(xiàn)今自動化測試系統(tǒng)已開始
          • 關(guān)鍵字: 測試系統(tǒng)  微處理器  FPGA  

          一種FPGA單粒子軟錯(cuò)誤檢測電路設(shè)計(jì)

          • 摘要:分析了FPGA器件發(fā)生單粒子效應(yīng)的空間分布特性,設(shè)計(jì)并實(shí)現(xiàn)了一種面向FPGA單粒子軟錯(cuò)誤的檢測電路。將該電路放置在FPCA待檢測電路的附近,利
          • 關(guān)鍵字: FPGA  空間分布特性  單粒子效應(yīng)  軟錯(cuò)誤  檢測電路  

          從Flash和SRAM中觸發(fā)中斷的過程示例

          • 使用LPC2106的Timer 1 進(jìn)行的簡單的中斷處理。示例代碼中Timer1分為FIQ和IRQ,用戶可以從Flash或者SRAM中運(yùn)行這些代碼。示例展示了ARM構(gòu)架中中斷是如何操作
          • 關(guān)鍵字: Flash  SRAM  觸發(fā)中斷  
          共6827條 118/456 |‹ « 116 117 118 119 120 121 122 123 124 125 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();