<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          如何采用FPGA方案實(shí)現(xiàn)數(shù)字顯示系統(tǒng)設(shè)計(jì)

          • 系統(tǒng)級(jí)芯片(SoC)解決方案被譽(yù)為半導(dǎo)體業(yè)最重要的發(fā)展之一,目前,從數(shù)字手機(jī)和數(shù)字電視等消費(fèi)類電子產(chǎn)品到高端通信LAN/WAN設(shè)備中,這一器件隨處可見(jiàn)。過(guò)去,為了創(chuàng)建此類嵌入式系統(tǒng),設(shè)計(jì)工程師不得不在處理器、邏輯
          • 關(guān)鍵字: FPGA  方案  數(shù)字顯示  系統(tǒng)設(shè)計(jì)    

          FPGA為車用微控制器提升設(shè)計(jì)靈活性

          • 在汽車電子中廣為采用的微控制器(MCU)正快速面臨時(shí)間和成本的壓力。使用MCU的主要優(yōu)勢(shì)一直以來(lái)都是lsquo;創(chuàng)造具有高性價(jià)比的高階系統(tǒng)整合rsquo;。然而,在此一優(yōu)勢(shì)之下,有一些與元件本身相關(guān)的潛在成本是超乎于其
          • 關(guān)鍵字: FPGA  車用  微控制器    

          基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

          • 0 引言

            傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table,LUT)結(jié)構(gòu),這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu),相對(duì)于傳統(tǒng)方法來(lái)
          • 關(guān)鍵字: FPGA  FIR  分布式算法  低通    

          基于FPGA的數(shù)字頻率合成器設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:為了產(chǎn)生穩(wěn)定激勵(lì)信號(hào)的目的,采用Verilog硬件語(yǔ)言在FPGA上實(shí)現(xiàn)了數(shù)字頻率合成器的設(shè)計(jì),該設(shè)計(jì)包括累加器、波形存儲(chǔ)器、AD轉(zhuǎn)換、低通濾波器等;對(duì)累加器、波形存儲(chǔ)器都進(jìn)行了仿真,并下載到FPGA中,經(jīng)A/D轉(zhuǎn)換
          • 關(guān)鍵字: FPGA  數(shù)字頻率合成器    

          基于FPGA的自適應(yīng)數(shù)字傳感器設(shè)計(jì)

          • 摘要:高量程加速度傳感器在小信號(hào)的激勵(lì)下輸出在10 mV以內(nèi),傳統(tǒng)測(cè)試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號(hào),使高量程的加速度傳感器無(wú)法測(cè)試小的加速度信號(hào)。針對(duì)這一問(wèn)題提出了基于自動(dòng)增益切換控制理論的自適應(yīng)數(shù)字
          • 關(guān)鍵字: FPGA  數(shù)字  傳感器設(shè)計(jì)    

          基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

          • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題,結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明,采用該方法設(shè)定的FIFO深度能夠
          • 關(guān)鍵字: LabVIEW  FPGA  FIFO  模塊    

          利用Maxim外設(shè)模塊加速FPGA原型設(shè)計(jì)、顯著降低成本

          • Maxim Integrated Products (NASDAQ: MXIM)推出能夠直接插入符合Digilent? Pmod?標(biāo)準(zhǔn)的任意FPGA/CPU擴(kuò)展端口的15個(gè)外設(shè)模塊套裝。簡(jiǎn)單的連接操作和便利的軟件集成可加速原型開(kāi)發(fā)進(jìn)度,實(shí)現(xiàn)從概念至設(shè)計(jì)方案的快速移植。這套模塊的價(jià)格極具競(jìng)爭(zhēng)力,即使在預(yù)算最緊張的情況下,也可以采用先進(jìn)的高性能IC進(jìn)行方案測(cè)試。
          • 關(guān)鍵字: Maxim  FPGA  

          賽靈思推出符合PCI- E 3.0標(biāo)準(zhǔn)的集成模塊

          • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對(duì)采用Virtex?-7 FPGA 集成模塊設(shè)計(jì)的全新解決方案, 該集成模塊可支持PCI Express (簡(jiǎn)稱PCI-E) 3.0 x8標(biāo)準(zhǔn)和 DDR3 外部存儲(chǔ)器,能為開(kāi)發(fā)人員提供立即啟動(dòng)基于PCI-E 3.0的設(shè)計(jì)所需的全部構(gòu)建模塊。
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

          基于FPGA+嵌入式處理器的違章車輛視頻檢測(cè)系統(tǒng)

          • 基于FPGA+嵌入式處理器的違章車輛視頻檢測(cè)系統(tǒng),0 引 言隨著我國(guó)經(jīng)濟(jì)的發(fā)展,機(jī)動(dòng)車輛不斷地增長(zhǎng),現(xiàn)有道路等硬件設(shè)施的增長(zhǎng)已經(jīng)滿足不了日益膨脹的交通問(wèn)題,智能交通系統(tǒng)(Intelligent Transportation System,ITS)越來(lái)越受重視。所謂智能交通系統(tǒng)(ITS)就是將先
          • 關(guān)鍵字: 車輛  視頻  檢測(cè)系統(tǒng)  違章  處理器  FPGA  嵌入式  基于  

          基于FPGA的TFTLCD快檢信號(hào)源的實(shí)現(xiàn)

          • 0 引言目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達(dá)到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點(diǎn)缺陷和線缺陷等。為了及早對(duì)產(chǎn)品的質(zhì)量進(jìn)行檢測(cè),液晶測(cè)試儀器成為
          • 關(guān)鍵字: TFTLCD  FPGA  信號(hào)源    

          基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

          基于TMS320C6201DSP處理器與FLASH存儲(chǔ)器接口系統(tǒng)設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: TMS320C6201  DSP  Flash  存儲(chǔ)器接口  

          關(guān)于FLASH媒體報(bào)道的非官方辟謠

          •   最近關(guān)于Flash的媒體報(bào)道真是越來(lái)越不靠譜了。這事兒本來(lái)就是內(nèi)行看門道,外行看熱鬧,之前一些媒體發(fā)的通過(guò)貶低Flash來(lái)肉麻吹捧HTML5的片面報(bào)道,我們大多數(shù)做過(guò)幾年Flash的開(kāi)發(fā)者都一笑了之了,懶得計(jì)較。   大家心里都有數(shù),兩個(gè)平臺(tái)各有優(yōu)缺點(diǎn),項(xiàng)目選型的時(shí)候,哪個(gè)合適就上哪個(gè)。就拿游戲來(lái)說(shuō),F(xiàn)lash還是占統(tǒng)治地
          • 關(guān)鍵字: FLASH  HTML5  

          賽靈思異構(gòu)3D FPGA難在哪兒

          • 不久前,All Programmable技術(shù)和器件的企業(yè)——賽靈思公司(Xilinx)正式發(fā)貨 Virtex-7 H580T FPGA—全球首款3D異構(gòu)All Programmable產(chǎn)品。 Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù),是提供業(yè)界帶寬最高的FPGA,可提供多達(dá)16個(gè)28 Gbps收發(fā)器和72個(gè)13.1 Gbps收發(fā)器,也是能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。 為此,本刊訪問(wèn)了該公司負(fù)責(zé)人,澄
          • 關(guān)鍵字: Xilinx  賽靈思  3D  FPGA  all programmable  異構(gòu)  

          一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì)

          • 一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì),摘要:為了在實(shí)際信道條件下研究Ad Hoc網(wǎng)絡(luò)MAC協(xié)議,克服商業(yè)網(wǎng)卡芯片和理論仿真等帶來(lái)的局限性,搭建了基于ARM和FPGA相結(jié)合的硬件平臺(tái),設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA/CA的可重構(gòu)MAC協(xié)議,并進(jìn)行了仿真測(cè)試,驗(yàn)證了該協(xié)議設(shè)
          • 關(guān)鍵字: 協(xié)議  設(shè)計(jì)  MAC  重構(gòu)  ARM  FPGA  基于  
          共6827條 232/456 |‹ « 230 231 232 233 234 235 236 237 238 239 » ›|

          flash fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();