<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          用Synplify Premier加快FPGA設(shè)計(jì)時(shí)序收斂

          • 傳統(tǒng)的綜合技術(shù)越來(lái)越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計(jì)的需求了。問(wèn)題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法,如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
          • 關(guān)鍵字: Synplify  Premier  FPGA  時(shí)序收斂    

          基于FPGA的IRIG-B(DC)碼解碼

          • 摘要:在分析了IRIG-B(DC)碼碼型特點(diǎn)的基礎(chǔ)上,提出了一種IRIG-B(DC)時(shí)間碼解碼的設(shè)計(jì)方法。該方法由少量外圍電路與一片現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片組成,來(lái)實(shí)現(xiàn)對(duì)IRG-B(DC)碼的解碼、1 PPS信號(hào)輸出、實(shí)時(shí)時(shí)間顯示以
          • 關(guān)鍵字: IRIG-B  FPGA  DC  解碼    

          基于FPGA和FLASH ROM的圖像信號(hào)發(fā)生器設(shè)計(jì)

          • 摘要:以XC2V1500-FPGA為硬件架構(gòu),設(shè)計(jì)了一種圖像信號(hào)發(fā)生器,作為自適應(yīng)光學(xué)系統(tǒng)波前處理機(jī)的信號(hào)源,為波前處理機(jī)的調(diào)試和算法驗(yàn)證提供支持。系統(tǒng)采用大容量的NAND型FLASH存儲(chǔ)數(shù)據(jù),存儲(chǔ)容量為1 GB。圖像數(shù)據(jù)通過(guò)
          • 關(guān)鍵字: FLASH  FPGA  ROM  圖像信號(hào)發(fā)生器    

          基于Flash的遠(yuǎn)程工業(yè)監(jiān)控系統(tǒng)設(shè)計(jì)

          • 摘要:根據(jù)當(dāng)前基于Web遠(yuǎn)程工業(yè)監(jiān)控方案的不足,利用Flash的交互性強(qiáng),本身導(dǎo)出的文件小,適合網(wǎng)絡(luò)傳輸、利用AS(Action Script)提高了與其他語(yǔ)言的交互性等特點(diǎn),提出了基于Flash的遠(yuǎn)程工業(yè)監(jiān)控系統(tǒng)設(shè)計(jì)思路。提出了
          • 關(guān)鍵字: 監(jiān)控系統(tǒng)  設(shè)計(jì)  工業(yè)  遠(yuǎn)程  Flash  基于  

          基于FPGA的運(yùn)動(dòng)估計(jì)設(shè)計(jì)

          • 摘要:利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì),采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí),本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設(shè)計(jì),并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知,無(wú)論是
          • 關(guān)鍵字: FPGA  運(yùn)動(dòng)估計(jì)    

          通信領(lǐng)域采用FPGA芯片嵌入式系統(tǒng)分析方案

          • 1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn),當(dāng)前液晶拼接屏幕采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢(shì),特別是在需要進(jìn)行大規(guī)模運(yùn)算的通信領(lǐng)域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲(chǔ)方式,掉電
          • 關(guān)鍵字: FPGA  通信領(lǐng)域  嵌入式  方案    

          基于FPGA的腦機(jī)接口系統(tǒng)方案

          • 腦機(jī)接口BCI(Brain Computer Interface)是一種新穎的人機(jī)接口方式。它的定義是:不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦-機(jī)(計(jì)算機(jī)或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢(shì)要實(shí)現(xiàn)腦機(jī)接口,必須有一種能
          • 關(guān)鍵字: FPGA  腦機(jī)接口  系統(tǒng)方案    

          基于FPGA的電梯控制器系統(tǒng)設(shè)計(jì)方案

          • 本文首先提出了一種基于有限狀態(tài)機(jī)的電梯控制器算法,然后根據(jù)該算法設(shè)計(jì)了一個(gè)三層電梯控制器,該電梯控制器的正確性經(jīng)過(guò)了仿真驗(yàn)證和硬件平臺(tái)的驗(yàn)證。本文的電梯控制器設(shè)計(jì),結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實(shí)際電梯
          • 關(guān)鍵字: FPGA  電梯控制器  系統(tǒng)設(shè)計(jì)  方案    

          單片機(jī)與FPGA在信號(hào)測(cè)試中的重要作用解析方案

          • 1 引言在學(xué)習(xí)《電子線路》、《信號(hào)處理》等電子類(lèi)課程時(shí),高校學(xué)生只是從理論上理解真正的信號(hào)特征。不能真正了解或觀察測(cè)試某些信號(hào)。而幅頻特性和相頻特性是信號(hào)最基本的特征.這里提出了基于單片機(jī)和FPGA的頻率特性
          • 關(guān)鍵字: FPGA  單片機(jī)  信號(hào)測(cè)試  方案    

          基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

          • 摘要:基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放,將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算,對(duì)輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過(guò)程設(shè)計(jì)為一個(gè)單元體的循環(huán)過(guò)程,在
          • 關(guān)鍵字: FPGA  倍率  圖像    

          單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)設(shè)計(jì)方案

          • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來(lái)共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù),發(fā)揮各自的優(yōu)點(diǎn),使設(shè)計(jì)變得 ...
          • 關(guān)鍵字: 單片機(jī)  FPGA  頻率測(cè)量  IDDS技術(shù)  

          基于ARM和FPGA的時(shí)間同步儀控制單元設(shè)計(jì)

          • 基于ARM和FPGA的時(shí)間同步儀控制單元設(shè)計(jì),摘要 以時(shí)間同步儀的功能為出發(fā)點(diǎn),設(shè)計(jì)了基于ARM和FPGA的控制系統(tǒng),該系統(tǒng)以ARM芯片S3C2440A為控制核心,在FPGA芯片XCS30的輔助控制下,完成了時(shí)間同步儀系統(tǒng)的人機(jī)交互、參數(shù)設(shè)定、電文處理、遠(yuǎn)程控制等功能。通
          • 關(guān)鍵字: 控制  單元  設(shè)計(jì)  同步  時(shí)間  ARM  FPGA  基于  

          電力線仿真系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要 電力線通信設(shè)備的研發(fā)需要一種標(biāo)準(zhǔn)化的測(cè)試平臺(tái)對(duì)電力線信道進(jìn)行實(shí)時(shí)仿真,通過(guò)信道傳輸特性和各種噪聲進(jìn)行全面的測(cè)試和驗(yàn)證,而目前缺乏這樣的平臺(tái)。文中對(duì)電力線信道傳輸特性和噪聲進(jìn)行了深入研究,并在此基礎(chǔ)
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  FPGA  系統(tǒng)  仿真  電力線  

          單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)設(shè)計(jì)方

          • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來(lái)共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù),發(fā)揮各自的優(yōu)點(diǎn),使設(shè)計(jì)變得更加容易和靈活,并具有頻率測(cè)量范圍寬、產(chǎn)生的波形頻率分辨率高及精度大等特點(diǎn)。系統(tǒng)方便靈活,測(cè)量精度
          • 關(guān)鍵字: FPGA  IDDS  單片機(jī)  等精度頻率測(cè)量    

          一種基于FPGA的慢門(mén)限恒虛警處理電路設(shè)計(jì)

          • 摘要 雷達(dá)信號(hào)的檢測(cè)多是在干擾背景下進(jìn)行,如何從干擾中提取目標(biāo)信號(hào),不僅要求有一定的信噪比,而且必需有恒虛警處理設(shè)備。恒虛警處理是雷達(dá)信號(hào)處理的重要組成部分,慢門(mén)限恒虛警處理主要是針對(duì)接收機(jī)熱噪聲,文中
          • 關(guān)鍵字: FPGA  慢門(mén)限  恒虛警處理  電路設(shè)計(jì)    
          共6827條 233/456 |‹ « 231 232 233 234 235 236 237 238 239 240 » ›|

          flash fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();