<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          全球首個28nm FPGA 產(chǎn)品從賽靈思開始發(fā)貨

          •   全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,全球第一批Kintex?-7 325T 現(xiàn)場可編程門陣列(FPGA)開始發(fā)貨,標(biāo)志著其7系列FPGA正式推出, 成為業(yè)界推出最快的28nm新一代可編程邏輯器件產(chǎn)品。Kintex-7 FPGA 將以最低的功耗提供最優(yōu)的性價(jià)比,以滿足主要應(yīng)用需求。
          • 關(guān)鍵字: 賽靈思  FPGA   

          賽靈思推出ISE13設(shè)計(jì)套件

          •   全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))宣布推出 ISE? 13設(shè)計(jì)套件。這款屢獲殊榮的設(shè)計(jì)工具和 IP 套件新增了許多增強(qiáng)特性,可以提高片上系統(tǒng)(SoC) 設(shè)計(jì)團(tuán)隊(duì)的生產(chǎn)力,針對 Spartan?-6、Virtex?-6 和 7 系列 FPGA 以及行業(yè)領(lǐng)先的容量高達(dá) 200 萬個邏輯單元的 Virtex-7 2000T 器件,加速實(shí)現(xiàn)真正的即插即用 IP。針對減少開發(fā)時間和成本,ISE 13設(shè)計(jì)套件引入了加速驗(yàn)證、支持 IP-
          • 關(guān)鍵字: 賽靈思  FPGA  

          基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計(jì)

          • 提出一種基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計(jì)方案,系統(tǒng)硬件以FPGA為核心,將基帶處理和中頻調(diào)制完全集成在FPGA芯片內(nèi)部,采用新型的高速DDS(Direct Digital Syntlaesis)AD9951芯片和高速數(shù)模轉(zhuǎn)換器來輔助電路完成信號的產(chǎn)生和發(fā)送。介紹了系統(tǒng)軟件控制流程,以及系統(tǒng)設(shè)計(jì)中關(guān)鍵技術(shù)的研究與實(shí)現(xiàn)。系統(tǒng)軟件利用QuanusⅡ8.0開發(fā)平臺,使用VHDL語言設(shè)計(jì)實(shí)現(xiàn)。借助Matlab和Multisire 10.1高頻電路仿真軟件分析和優(yōu)化系統(tǒng)。系統(tǒng)采用數(shù)字化的相對相移鍵控(DQPSK)
          • 關(guān)鍵字: FPGA  擴(kuò)頻信號  發(fā)送  系統(tǒng)設(shè)計(jì)    

          基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

          • 針對光纖微擾動傳感器的高速數(shù)據(jù)處理問題,設(shè)計(jì)一種以XC4VSX25為核心,具有數(shù)據(jù)采集功能、存儲功能、LCD顯示功能和USB通信功能的系統(tǒng)。利用XC4VSX25帶有的XtremeDSP IP核,通過并行運(yùn)算解決高速實(shí)時數(shù)據(jù)處理問題,并且通過Verilog HDL語言設(shè)計(jì)串行結(jié)構(gòu)和并行結(jié)構(gòu),并在ModelSim中對兩種結(jié)構(gòu)進(jìn)行仿真比較。結(jié)果表明,本系統(tǒng)中并型結(jié)構(gòu)的計(jì)算速度是正比于并行度的,可以提高系統(tǒng)處理速度。
          • 關(guān)鍵字: FPGA  高速數(shù)據(jù)  處理系統(tǒng)    

          基于FPGA的高階音頻均衡濾波器設(shè)計(jì)

          • 摘要:文中設(shè)計(jì)的均衡濾波器充分利用FPGA內(nèi)部資源、時間換取空間的方法,在EP1C3系列的FPGA內(nèi)實(shí)現(xiàn)1 024階FIR數(shù)字均衡濾波器,并通過重載系數(shù),可實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性、簡易數(shù)字均衡濾波器的功能,達(dá)到了設(shè)計(jì)目
          • 關(guān)鍵字: FPGA  音頻  均衡  濾波器設(shè)計(jì)    

          基于FPGA的語音端點(diǎn)檢測

          • 基于FPGA的語音端點(diǎn)檢測,語音端點(diǎn)檢測就是從背景噪聲中找到語音的起點(diǎn)和終點(diǎn),其目標(biāo)是要在一段輸入信號中將語音信號同其他信號(如背景噪聲)分離并且準(zhǔn)確地判斷出語音的端點(diǎn)。研究表明,即使在安靜的環(huán)境中,一半以上的語音識別系統(tǒng)識別錯誤
          • 關(guān)鍵字: 檢測  語音  FPGA  基于  

          基于FPGA的AD9910控制設(shè)計(jì)

          • 為了滿足目前對數(shù)據(jù)處理速度的需求,設(shè)計(jì)了一種基于FPGA+DDS的控制系統(tǒng)。根據(jù)AD9910的特點(diǎn)設(shè)計(jì)了控制系統(tǒng)的硬件部分,詳細(xì)闡述了電源、地和濾波器的設(shè)計(jì)。設(shè)計(jì)了FPGA的軟件控制流程,給出了流程圖和關(guān)鍵部分的例程,并對DDS AD9910各個控制寄存器的設(shè)置與時序進(jìn)行詳細(xì)說明,最后給出了實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果證明輸出波形質(zhì)量高、效果好。對于頻率源的設(shè)計(jì)與實(shí)現(xiàn)具有工程實(shí)踐意義。
          • 關(guān)鍵字: FPGA  9910  AD  控制設(shè)計(jì)    

          賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊

          •   全球可編程邏輯解決方案領(lǐng)先廠商賽靈思公司(NASDAQ:XLNX))今日宣布與全球半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造領(lǐng)域的軟件及 IP 領(lǐng)先廠商Synopsys公司(NASDAQ:SNPS)聯(lián)手推出《 FPGA的原型開發(fā)方法手冊》(FPMM),這是一本介紹如何使用 FPGA 作為平臺進(jìn)行片上系統(tǒng)(SoC)開發(fā)的實(shí)用指南。FPMM 收錄了眾多公司的設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)和驗(yàn)證方面的寶貴經(jīng)驗(yàn)。
          • 關(guān)鍵字: 賽靈思   FPGA   

          大規(guī)模現(xiàn)場可編程門陣列(FPGA)開發(fā)系統(tǒng)電源設(shè)計(jì)研究

          NI發(fā)布全新 LabWindows?/CVI 2010

          •   美國國家儀器有限公司(National Instruments,簡稱NI)近日發(fā)布了全新NI LabWindows/CVI 2010,該軟件可基于驗(yàn)證過的ANSI C測試測量軟件平臺,提供更高的開發(fā)效率,并簡化FPGA通信的復(fù)雜度。此外,NI還發(fā)布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實(shí)時模塊,可擴(kuò)展開發(fā)環(huán)境至Linux和實(shí)時操作系統(tǒng)中。
          • 關(guān)鍵字: NI  FPGA  

          28納米FPGA: 降低功耗 提高帶寬

          •   低功耗和高帶寬是下一代高端設(shè)計(jì)的兩個主要需求。對全球范圍多個應(yīng)用領(lǐng)域的調(diào)研表明,以相同甚至更低功耗及成本來實(shí)現(xiàn)更大的帶寬已成為大勢所趨?,F(xiàn)在應(yīng)對帶寬不斷增長的技術(shù)是演進(jìn)中的40G和100G系統(tǒng)(以及即將出現(xiàn)的400G系統(tǒng))。設(shè)計(jì)下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大。  
          • 關(guān)鍵字: Altera  FPGA  

          基于FPGA的CMI編碼系統(tǒng)設(shè)計(jì)

          • 摘要:提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn),提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中,首先產(chǎn)生m序列,然后程序
          • 關(guān)鍵字: FPGA  CMI  編碼  系統(tǒng)設(shè)計(jì)    

          FPGA實(shí)現(xiàn)時分多址的一種改進(jìn)型方法

          • 摘要:利用FPGA實(shí)現(xiàn)時分多址的方法有很多種,但大多數(shù)方法都對FPGA芯片資源的占用非常巨大。針對這一問題,提出一種改進(jìn)型方法來實(shí)現(xiàn)時分多址。通過使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問存儲器(雙口RAM),利用同一塊RAM采
          • 關(guān)鍵字: FPGA  時分  多址  改進(jìn)型    

          基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:基于FPGA和USB2.0的技術(shù)方案,設(shè)計(jì)了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片,以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計(jì)實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的
          • 關(guān)鍵字: FPGA  數(shù)據(jù)采集系統(tǒng)    

          基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

          • 摘要:激光雷達(dá)的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄,幅度低,背景噪聲大等特點(diǎn),對其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時,A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導(dǎo)致數(shù)據(jù)傳輸不
          • 關(guān)鍵字: FPGA  DSP  雷達(dá)  高速數(shù)據(jù)    
          共6847條 301/457 |‹ « 299 300 301 302 303 304 305 306 307 308 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();