<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> flash fpga

          擴(kuò)頻通信芯片STEL-2000A的FPGA實(shí)現(xiàn)

          • 針對(duì)傳統(tǒng)集成電路(ASIC)功能固定、升級(jí)困難等缺點(diǎn),利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊,在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波,給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法,推導(dǎo)出一種簡便的引入π/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語言編寫出源程序,在VIrtex-II Pro開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。
          • 關(guān)鍵字: STEL  2000  FPGA  擴(kuò)頻通信    

          基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究

          • 波長信號(hào)的解調(diào)是實(shí)現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵,基于現(xiàn)有的光纖光柵傳感器解調(diào)方法,提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法,此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng),并且通過引入雙匹配光柵有效地克服了雙值問題同時(shí)擴(kuò)大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設(shè)計(jì),綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
          • 關(guān)鍵字: FPGA  光纖光柵  解調(diào)系統(tǒng)    

          Altera發(fā)布28nm器件系列產(chǎn)品

          •   為滿足用戶的多種設(shè)計(jì)需求,Altera公司 今天發(fā)布其28-nm器件系列產(chǎn)品,為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴(kuò)展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶提供突出不同產(chǎn)品優(yōu)勢的解決方案。   
          • 關(guān)鍵字: Altera  Stratix V FPGA  

          基于FPGA和PCI的高精度測速板卡的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:經(jīng)典的碼盤數(shù)字測速方法有M法、T法、M/T法,但都有一定的不足。為了克服原有方法的不足,設(shè)計(jì)并實(shí)現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA實(shí)現(xiàn),測速得到的數(shù)據(jù)通過PCI總線從
          • 關(guān)鍵字: FPGA  PCI  高精度  測速    

          基于FPGA的超聲診斷儀動(dòng)態(tài)濾波器的設(shè)計(jì)

          • 采用FPGA的模擬動(dòng)態(tài)濾波器,在結(jié)構(gòu)上簡易,性能上穩(wěn)定,測試和設(shè)計(jì)都十分的方便。FPGA的使用,能根據(jù)具體要求很方便的改變控制信號(hào),同時(shí)實(shí)現(xiàn)超聲診斷儀中多個(gè)模塊并行工作,也為以后的更多模擬部分?jǐn)?shù)字化提供了基礎(chǔ)。
          • 關(guān)鍵字: FPGA  超聲診斷儀  動(dòng)態(tài)  濾波器    

          基于FPGA的CCD相機(jī)時(shí)序發(fā)生器的設(shè)計(jì)

          • 本文分析了IL-E2型TDI-CCD 芯片的工作過程和對(duì)驅(qū)動(dòng)信號(hào)的要求,在此基礎(chǔ)上設(shè)計(jì)出合理的時(shí)序電路, 為了滿足在實(shí)際工作中像移速度異速匹配的要求,在時(shí)序電路的設(shè)計(jì)中時(shí)序發(fā)生部分是可調(diào)的。這種設(shè)計(jì)方案簡單、可靠、實(shí)用。
          • 關(guān)鍵字: FPGA  CCD  相機(jī)  時(shí)序    

          基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘 要: 針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求, 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn), 將算法分成兩部分分別交由FPGA 和DSP處理, 大大提高
          • 關(guān)鍵字: FPGA,DSP  

          基于FPGA的8085A CPU結(jié)構(gòu)分析與實(shí)現(xiàn)

          • 1 引 言

            微型計(jì)算機(jī)原理幾乎是所有理工科類大學(xué)生的必修課目之一, 其重要性不言而喻。然而大多數(shù)教學(xué)側(cè)重于應(yīng)用方面, 對(duì)計(jì)算機(jī)的結(jié)構(gòu)及工作原理涉之不深, 因?yàn)闊o法做一個(gè)CPU 來演示。這樣學(xué)生不能真正了解
          • 關(guān)鍵字: 8085A  FPGA  CPU  結(jié)構(gòu)分析    

          基于邏輯分析內(nèi)核的FPGA電路內(nèi)調(diào)試技術(shù)

          • 隨著FPGA融入越來越多的能力,對(duì)有效調(diào)試工具的需求將變得至關(guān)重要。對(duì)內(nèi)部可視能力的事前周密計(jì)劃將能使研制組采用正確的調(diào)試戰(zhàn)略,以更快完成他們的設(shè)計(jì)任務(wù)。

            “我知道我的設(shè)計(jì)中存在一個(gè)問題,但我沒有很
          • 關(guān)鍵字: FPGA  邏輯分析  電路  調(diào)試技術(shù)    

          Cadence為復(fù)雜的FPGA/ASIC設(shè)計(jì)提高驗(yàn)證效率

          •   全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司,今天宣布在幫助ASIC與FPGA設(shè)計(jì)者們提高驗(yàn)證效率方面取得最新重大進(jìn)展。加上對(duì)最新Accellera Universal Verification Methodology (UVM) 1.0業(yè)界標(biāo)準(zhǔn)的全面支持,600多種新功能擴(kuò)展了指標(biāo)驅(qū)動(dòng)型驗(yàn)證(MDV)的范圍,幫助工程師實(shí)現(xiàn)更快、更全面的驗(yàn)證閉合與硅實(shí)現(xiàn)。   
          • 關(guān)鍵字: Cadence  FPGA  

          高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

          • 摘要:基于高階累積量的數(shù)字調(diào)制信號(hào)識(shí)別算法在低信噪比環(huán)境下識(shí)別率較低。針對(duì)這一問題,提出了高階累積量的改進(jìn)算法,通過調(diào)整特征參數(shù)的判別順序先識(shí)別出MASK信號(hào)的方式,取得了較好的效果。討論了該算法的FPGA設(shè)
          • 關(guān)鍵字: FPGA  高階累積量  調(diào)制識(shí)別  改進(jìn)算法    

          20個(gè)FPGA成功案例

          • 自 1985 年 Xilinx 向市場推出全球首款現(xiàn)場可編程門陣列 (FPGA) 以來,成千上萬的設(shè)計(jì)工程師充分利用其卓越的靈活性、可重復(fù)編程性、功能性和出眾的高性能及高容量構(gòu)建了各種令人稱贊的創(chuàng)新型產(chǎn)品,使我們的日常生活
          • 關(guān)鍵字: FPGA  案例    

          利用LabVIEW和CompactRIO開發(fā)慣性檢管器

          • 挑戰(zhàn):尋找石油或者天然氣管道的參考位置,并確保空間誤差小于1米解決方案:通過使用LabVIE...
          • 關(guān)鍵字: FPGA  LabVIEW  CompactRIO  慣性檢管器  

          采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用

          • 采用WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用,提出一種設(shè)備冗余的系統(tǒng)設(shè)計(jì)方法, 為系統(tǒng)的故障檢測和切換技術(shù)提供了一種解決方案。利用此方法設(shè)計(jì)了雙冗余CAN 總線板卡以及在Window s XP 系統(tǒng)下的WDM 驅(qū)動(dòng)。該模塊工作穩(wěn)定, 數(shù)據(jù)傳輸可靠, 冗余切換切實(shí)可行。并可依據(jù)實(shí)際使用要求在線修改定時(shí)查詢時(shí)間。這種冗余實(shí)現(xiàn)方法在提高設(shè)備可靠性方面具有一定的實(shí)用價(jià)值。
          • 關(guān)鍵字: FPGA  

          基于FPGA參數(shù)關(guān)聯(lián)比較器的預(yù)分選器設(shè)計(jì)

          • 引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜,信號(hào)日趨密集,新體制雷達(dá)不斷出現(xiàn),雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化,因...
          • 關(guān)鍵字: FPGA  預(yù)分選器  關(guān)聯(lián)比較器  
          共6827條 305/456 |‹ « 303 304 305 306 307 308 309 310 311 312 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();