<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> flash fpga

          賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗(yàn)證

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )與全球領(lǐng)先的半導(dǎo)體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex®-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗(yàn)證。這是雙方工程團(tuán)隊(duì)為進(jìn)一步提升良率、增強(qiáng)可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6系列通過生產(chǎn)驗(yàn)證, 意味著聯(lián)華電子繼2009年3月發(fā)布首批基于40nm工藝的器件后,正式將該工藝轉(zhuǎn)入量產(chǎn)。   “對(duì)于我們長
          • 關(guān)鍵字: Xilinx  40nm  Virtex  FPGA  

          對(duì)基于FPGA的高斯白噪聲發(fā)生器的研究與設(shè)計(jì)

          • 0引言現(xiàn)代通訊電子設(shè)備的抗干擾測(cè)試已經(jīng)成為必須的測(cè)試項(xiàng)目,主要的干擾類型為噪聲干擾。在通信信...
          • 關(guān)鍵字: FPGA  高斯白噪聲發(fā)生器  

          安富利X-Fest研討會(huì)為分銷商推廣樹立榜樣

          •   2010年1月12日,安富利電子元件 (Avnet Electronics Marketing) 與賽靈思公司(Xilinx, Inc.)攜手舉辦X-Fest 2010系列研討會(huì)于北京拉開亞洲活動(dòng)的帷幕。這次X-Fest技術(shù)研討會(huì)在全球37個(gè)城市舉辦,其中包括亞洲地區(qū)的11個(gè)城市,預(yù)計(jì)到場(chǎng)人數(shù)是全球不同領(lǐng)域里最多的。本次北京的會(huì)議計(jì)劃吸引300名工程師,實(shí)際到場(chǎng)人數(shù)接近600人,足見X-Fest的吸引力。   為期一天的研討會(huì)為FPGA、DSP和嵌入式系統(tǒng)設(shè)計(jì)人員提供實(shí)用的技能培訓(xùn),它將提供多種時(shí)長
          • 關(guān)鍵字: 安富利  電子元件  FPGA  DSP  

          賽靈思開始發(fā)貨行業(yè)最大且性能最高FPGA

          •   賽靈思今天宣布第一批Virtex®-6 LX760系列FPGA已經(jīng)開始發(fā)貨上市。隨著這款擁有即時(shí)設(shè)計(jì)工具支持的行業(yè)最大容量FPGA的上市,那些需要單純大容量邏輯和行業(yè)領(lǐng)先I/O性能的賽靈思客戶,將能夠利用賽靈思ISE® 設(shè)計(jì)套件11.4版本立即開始進(jìn)行項(xiàng)目設(shè)計(jì)開發(fā)。   Synopsys公司副總裁和Synplicity業(yè)務(wù)部門總經(jīng)理Gary Meyers表示:“Virtex-6 LX760 器件所提供的邏輯密度比前一代最大的Virtex-5 器件高出2.5倍以上,因此,隨
          • 關(guān)鍵字: 賽靈思  Virtexk  FPGA  

          傳40nm制程代工廠良率普遍低于70%

          •   據(jù)業(yè)者透露,包括臺(tái)積電在內(nèi)的各家芯片生產(chǎn)公司目前的40nm制程良率均無法突破70%大關(guān)。這種局面恐將對(duì)下一代顯卡和FPGA芯片等產(chǎn)品的市場(chǎng)供貨造成一 定的影響。臺(tái)積電不久前在股東會(huì)上曾透露40nm制程產(chǎn)線遭遇工藝腔匹配問題,由此造成40nm產(chǎn)品良率不佳,不過目前他們?nèi)ツ甑姿坪跻呀?jīng)解決了這個(gè)問 題。   另外,聯(lián)電目前也正在其12英寸廠房中實(shí)施40nm制程芯片的量產(chǎn)。據(jù)業(yè)內(nèi)人士透露,目前提供40nm制程FPGA芯片代工服務(wù)的Xilinx公司也出于保險(xiǎn)起見開始推行多品種經(jīng)營策略,以免受到40nm制程良率
          • 關(guān)鍵字: 臺(tái)積電  40nm  FPGA  

          基于FPGA的磁浮軸承控制系統(tǒng)的設(shè)計(jì)與研究

          • 0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承,其廣義上的定義是可支...
          • 關(guān)鍵字: FPGA  磁浮軸承控制系統(tǒng)  

          Altium為Altium Designer新增Spartan-6 FPGA 支持

          •   Altium 繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前,最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。   電子設(shè)計(jì)人員可針對(duì)首選 的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),或各種備選解決方案,采用 Altium Designer 對(duì)其性能、功耗以及其它設(shè)計(jì)參數(shù)進(jìn)行比較。進(jìn)而獲得高度的設(shè)計(jì)靈活性,不必再為必須選擇多個(gè)廠商的開發(fā)軟件而困擾。電子產(chǎn)品設(shè)計(jì)人員在開發(fā)過程中,無需大量軟硬件的重復(fù)設(shè)計(jì)
          • 關(guān)鍵字: Altium  Spartan  FPGA   

          基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)

          • 隨著紅外焦平面陣列技術(shù)的快速發(fā)展,紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化,在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來越多的應(yīng)用,并向更加廣泛的軍事及民用領(lǐng)域擴(kuò)展。
          • 關(guān)鍵字: DSP  FPGA  ASIC  

          借助物理綜合提高FPGA設(shè)計(jì)效能

          • 借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加,系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì),從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過把兩種芯片功能合
          • 關(guān)鍵字: 設(shè)計(jì)  效能  FPGA  提高  物理  綜合  借助  

          基于FPGA的SoftSerdes設(shè)計(jì)與實(shí)現(xiàn)

          • 引言 在高速源同步應(yīng)用中,時(shí)鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時(shí)鐘恢復(fù)方法是利用數(shù)字時(shí)鐘模塊(DCM、)產(chǎn)生的多相位時(shí)鐘對(duì)輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動(dòng),在頻率很高時(shí),利用DCM作為一種數(shù)據(jù)恢復(fù)的
          • 關(guān)鍵字: SoftSerdes  FPGA    

          基于高端FPGA的IC驗(yàn)證平臺(tái)的PI分析

          • 1 引言
            大多數(shù)非FPGA類型的、高密度IC(如CPU)對(duì)去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì),所以其電源電流需求是固定的,僅在一定范圍內(nèi)有所波動(dòng)。 然而,F(xiàn)PGA不具備這種
          • 關(guān)鍵字: FPGA  分析    

          雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)


          • 1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性,除了地物、云雨、鳥群等干擾外,還可能來自臨近的雷達(dá)異步干擾、電臺(tái)干擾等。所有的干擾,經(jīng)過接收機(jī)進(jìn)入信號(hào)處理機(jī),雖然經(jīng)過了中頻信號(hào)的處理,但還可能有殘余。因
          • 關(guān)鍵字: FPGA  雷達(dá)視頻  積累  算法    

          FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計(jì)

          • 0引言傳統(tǒng)氣體壓力測(cè)量儀器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的,抗干擾的能力較差,并且通常被測(cè)對(duì)...
          • 關(guān)鍵字: FPGA  智能壓力傳感器系統(tǒng)  

          基于FPGA的智能溫度采集控制器

          • 摘要:溫度的監(jiān)測(cè)與控制,對(duì)于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器,用于傳感器和上位機(jī)的連接,并采用微軟公司的Visu
          • 關(guān)鍵字: 一線總線  異步通訊  FPGA  MSCOMM  

          采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

          • 摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)的方法,并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存,能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA;DSP;硬盤;數(shù)據(jù)存儲(chǔ) 1 引言 數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過程中
          • 關(guān)鍵字: FPGA  DSP  直接控制  硬盤    
          共6827條 354/456 |‹ « 352 353 354 355 356 357 358 359 360 361 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();