<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          基于FPGA的電動機微機保護實現(xiàn)方法

          • 0 引 言
            電動機內(nèi)部故障的診斷與檢測是電動機保護 的主要研究方向。近年來,其研究主要集中在兩方 面:一方面是追尋保護理論上的突破,逐步由定性 說明到定量分析;另一方面是在實現(xiàn)手段上的發(fā)展,逐步
          • 關(guān)鍵字: FPGA  電動機  微機保護  實現(xiàn)方法    

          基于FPGA的2M誤碼測試儀系統(tǒng)的設(shè)計方案

          • 0引言無論是何種通信新業(yè)務(wù)的推出和運營,都離不開強力有效且高可靠的傳輸系統(tǒng)。隨之而帶來的問題...
          • 關(guān)鍵字: FPGA  Cyclone  2M誤碼測試儀  

          基于FPGA的高速路由查找算法

          • 0 引言
            隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大,路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡管采用CIDR技術(shù)能產(chǎn)生聚集路由,但路由器的路由表項還是很大,使得路由查找成為高,速路由器的瓶頸。因此,
          • 關(guān)鍵字: FPGA  路由  查找算法    

          賽靈思同時推出六大領(lǐng)域優(yōu)化開發(fā)套件

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)日前宣布,作為公司目標(biāo)設(shè)計平臺最新一步的發(fā)展,賽靈思同時推出六大領(lǐng)域優(yōu)化開發(fā)套件。目標(biāo)設(shè)計平臺是賽靈思公司幫助開發(fā)人員在FPGA 設(shè)計時專注于產(chǎn)品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開發(fā)平臺可大幅縮短實現(xiàn)最佳系統(tǒng)性能所需的時間,同時還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理、DSP,以及構(gòu)建要求高速串行連接功能的系統(tǒng),為設(shè)計團隊提供了專門針對設(shè)計流程而精
          • 關(guān)鍵字: Xilinx  開發(fā)套件  Virtex  FPGA   

          Altera 推出其面向 Stratix IV FPGA 的最新開發(fā)套件

          •   Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計環(huán)境,其中包括迅速開始其高密度原型產(chǎn)品設(shè)計所需的硬件和軟件。   Stratix IV E FPGA 開發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE),比當(dāng)前市場上同類競爭產(chǎn)品的 FPGA 性能平均高 25%。S
          • 關(guān)鍵字: Altera  Stratix  FPGA   

          基于FPGA和DDS的信號源設(shè)計

          • 基于FPGA和DDS的信號源設(shè)計,1 引言
            直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比,DDS具有頻率切換時間短、頻率分辨率
          • 關(guān)鍵字: 設(shè)計  信號源  DDS  FPGA  基于  FPGA,DDS,Verilog HDL  

          基于FPGA的高速數(shù)字相關(guān)器設(shè)計

          •  摘要:在數(shù)字通信的數(shù)據(jù)傳輸過程中,需要保持數(shù)據(jù)在傳輸過程中的同步,因此要在數(shù)據(jù)傳輸過程中插入幀同步字進行檢測,從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過程中出現(xiàn)的異步問題。文中提出了一種采用流水線技術(shù)、
          • 關(guān)鍵字: FPGA  高速數(shù)字    

          基于802.16d的定時同步算法 改進及FPGA實現(xiàn)

          • 0 引言
            WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無線通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)
          • 關(guān)鍵字: FPGA  802  16d  定時同步算法    

          基于ADC和FPGA脈沖信號測量設(shè)計

          •  0引言  測頻和測脈寬現(xiàn)在有多種方法。通?;贛CU的信號參數(shù)測量,由于其MCU工作頻率很低,所以能夠達到的精度也比較低,而基于AD10200和FPGA的時域測量精度往往可達10 ns,頻率測量精度在100 kHz以內(nèi)。適應(yīng)信號
          • 關(guān)鍵字: FPGA  ADC  脈沖信號  測量    

          基于FPGA的磁浮軸承控制系統(tǒng)研究

          • 0 引言
            磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承,其廣義上的定義是可支持直線運動物體的軸承及局部有機械性接觸的軸承。其作用原理是借磁場感應(yīng)產(chǎn)生的磁浮力來抵抗重力場及轉(zhuǎn)軸運
          • 關(guān)鍵字: 控制系統(tǒng)  研究  軸承  磁浮  FPGA  基于  FPGA  

          基于對EPCS在線編程的FPGA可重構(gòu)方法

          • 0 引言
            可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點,并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級模式,同時也實現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當(dāng)
          • 關(guān)鍵字: EPCS  FPGA  編程  可重構(gòu)    

          采用FPGA實現(xiàn)100G光傳送網(wǎng)

          • 供應(yīng)商、企業(yè)以及服務(wù)提供商認為100G系統(tǒng)最終會在市場上得到真正實施。推動其實施的主要力量是用戶持續(xù)不斷的寬帶需求。各種標(biāo)準(zhǔn)組織正在制定傳送網(wǎng)和以太網(wǎng)以及光接口100G標(biāo)準(zhǔn)。對于希望在標(biāo)準(zhǔn)發(fā)布之前,先期設(shè)計
          • 關(guān)鍵字: FPGA  100G  光傳送網(wǎng)    

          采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

          • 引言在全球競爭和經(jīng)濟因素環(huán)境下,當(dāng)今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑,工程設(shè)計團隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn):利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品,或者采
          • 關(guān)鍵字: FPGA  功耗  系統(tǒng)    

          充分發(fā)揮FPGA浮點IP內(nèi)核的優(yōu)勢

          • 最近出現(xiàn)的 FPGA設(shè)計工具和 IP有效減少了計算占用的資源,大大簡化了浮點數(shù)據(jù)通路的實現(xiàn)。而且,與數(shù)字信號處理器不同, FPGA能夠支持浮點和定點混合工作的 DSP數(shù)據(jù)通路,實現(xiàn)的性能超過了 100 GFLOPS。在所有信
          • 關(guān)鍵字: FPGA  浮點  IP內(nèi)核    

          基于FPGA的二次群分接器的結(jié)構(gòu)分析及實現(xiàn)

          • 1.引言為了提高傳輸速率,擴大通信容量,減少信道數(shù)量,通常把多路信號復(fù)用成一路信號進行傳輸。在多種復(fù)...
          • 關(guān)鍵字: FPGA  二次群分接器  實現(xiàn)  應(yīng)用  
          共6827條 359/456 |‹ « 357 358 359 360 361 362 363 364 365 366 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();