flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

FPGA：數(shù)字示波器 2 - 雙端口 RAM

FIFO使我們能夠非常快速地獲得工作設(shè)計(jì)。但對(duì)于我們簡(jiǎn)單的示波器來(lái)說，這有點(diǎn)矯枉過正。我們需要一種機(jī)制來(lái)存儲(chǔ)來(lái)自一個(gè)時(shí)鐘域（100MHz）的數(shù)據(jù)，并在另一個(gè)時(shí)鐘域（25MHz）中讀取數(shù)據(jù)。一個(gè)簡(jiǎn)單的雙端口RAM就可以做到這一點(diǎn)。缺點(diǎn)是兩個(gè)時(shí)鐘域之間的所有同步（FIFO為我們所做的）現(xiàn)在必須“手動(dòng)”完成。觸發(fā)“基于 FIFO”的示波器設(shè)計(jì)沒有明確的觸發(fā)機(jī)制。讓我們改變一下。現(xiàn)在，每次從串行端口接收到字符時(shí)，示波器都會(huì)被觸發(fā)。當(dāng)然，這仍然不是一個(gè)非常有用的設(shè)計(jì)，但我們稍后會(huì)對(duì)其進(jìn)行改進(jìn)。我們使用“as
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器 1 - 首款設(shè)計(jì)

以下是此處構(gòu)建的內(nèi)容：FPGA 接收兩個(gè)時(shí)鐘：一個(gè)緩慢的“系統(tǒng)”時(shí)鐘，固定在25MHz。ADC采樣時(shí)鐘（更快，假設(shè)100MHz），連接到ADC和FPGA。擁有這兩個(gè)時(shí)鐘為設(shè)計(jì)提供了靈活性。但這也意味著我們需要一種方法將信息從一個(gè)時(shí)鐘域傳輸?shù)搅硪粋€(gè)時(shí)鐘域。為了驗(yàn)證硬件是否正常工作，讓我們走一條簡(jiǎn)單的路線，使用FIFO。從ADC采集的樣本以全ADC速度（100MHz）存儲(chǔ)在FPGA FIFO中。然后，F(xiàn)IFO內(nèi)容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發(fā)送。最后，我們將串行輸出連
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器

與模擬示波器相比，數(shù)字示波器具有許多優(yōu)勢(shì)，例如能夠捕獲單個(gè)事件，并顯示觸發(fā)前發(fā)生的情況。您只需將ADC和FPGA連接在一起，即可構(gòu)建數(shù)字示波器。這種特殊設(shè)計(jì)使用100MHz閃存ADC，因此我們正在構(gòu)建一個(gè)100MSPS（每秒兆采樣數(shù)）示波器。這種示波器設(shè)計(jì)很有意思，因?yàn)樗故玖爽F(xiàn)代 FPGA 的強(qiáng)大和實(shí)用性。但是，如果您不熟悉 FPGA 技術(shù)，請(qǐng)記住，這不是本網(wǎng)站上最容易理解的設(shè)計(jì)。HDL設(shè)計(jì)或者如何在FPGA內(nèi)部創(chuàng)建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設(shè)計(jì)。HDL 第 2
關(guān)鍵字： FPGA 數(shù)字示波器

NAND Flash和NOR Flash的異同

NAND Flash和NOR Flash是兩種常見的閃存類型NOR Flash是Intel于1988年首先開發(fā)出來(lái)的存儲(chǔ)技術(shù)，改變了原先由EPROM和EEPROM一統(tǒng)天下的局面；NAND Flash是東芝公司于1989年發(fā)布的存儲(chǔ)結(jié)構(gòu)，強(qiáng)調(diào)降低每比特的成本，更高的性能，并且像磁盤一樣可以通過接口輕松升級(jí)。NAND=NOT AND(與非門) &?NOR=NOT OR(或非門)相同點(diǎn)· 兩者都是非易失性存儲(chǔ)器，可以在斷電后保持存儲(chǔ)的數(shù)據(jù)。· 兩者都可以進(jìn)行擦寫和再編程?！?兩者在寫之前都要先
關(guān)鍵字： NAN Flash NOR 存儲(chǔ)結(jié)構(gòu)

FPGA：SDRAM控制器

盡管現(xiàn)代 FPGA 包含內(nèi)部存儲(chǔ)器，但可用存儲(chǔ)器量始終比專用存儲(chǔ)芯片低幾個(gè)數(shù)量級(jí)。因此，許多FPGA設(shè)計(jì)人員將某種類型的存儲(chǔ)器附加到他們的FPGA中也就不足為奇了。特別是，SDRAM因其高速和低成本而成為非常受歡迎的存儲(chǔ)器。不幸的是，它們不像靜態(tài)存儲(chǔ)器那樣容易控制，因此經(jīng)常使用SDRAM控制器。對(duì)于我們的控制器，我們的目標(biāo)是可能是最簡(jiǎn)單的SDRAM：美光MT48LC1M16A1 16Mb傳統(tǒng)SDRAM。我們的測(cè)試系統(tǒng)包括 Xylo-E、Xylo-EM 和 Xylo-LM（具有 16Mb
關(guān)鍵字： FPGA SDRAM控制器

FPGA：HDMI接口

HDMI 是一種數(shù)字視頻接口，因此很容易從現(xiàn)代 FPGA 驅(qū)動(dòng)。讓我們看看它是如何工作的。連接器標(biāo)準(zhǔn) HDMI 連接器有 19 個(gè)引腳。在 19 個(gè)引腳中，有 8 個(gè)特別值得關(guān)注，因?yàn)樗鼈冃纬?4 個(gè) TMDS 差分對(duì)來(lái)傳輸實(shí)際的高速視頻信息。TMDS 時(shí)鐘+ 和時(shí)鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡(jiǎn)單不過了......我們使用 8 個(gè) FPGA 引腳，配置為 4 個(gè)差分 TM
關(guān)鍵字： FPGA HDMI接口

FPGA：Ethernet接口

以太網(wǎng)全雙工協(xié)議易于在FPGA中實(shí)現(xiàn)。這里的目標(biāo)是將FPGA連接到10BASE-T連接。以太網(wǎng)數(shù)據(jù)包：發(fā)送和接收10BASE-T FPGA 接口 0 - 發(fā)送以太網(wǎng)流量的方案在這里，我們演示了如何將以太網(wǎng)流量直接從FPGA發(fā)送到PC。對(duì)于此食譜，您需要：FPGA 開發(fā)板，具有 2 個(gè)空閑 IO 和一個(gè) 20MHz 時(shí)鐘。一臺(tái)帶有以太網(wǎng)卡并安裝了 TCP-IP 堆棧的 PC（如果你能瀏覽 Internet，你就很好）。（可選）網(wǎng)絡(luò)集線器或交換機(jī)。1. 將FPGA板連接到以太網(wǎng)以下是使用以太網(wǎng)集線器或交換機(jī)
關(guān)鍵字： FPGA Ethernet接口

FPGA：PCI Express接口

隨著 PCI Express 在高端 FPGA 中變得司空見慣，讓我們看看 FPGA 供應(yīng)商如何輕松實(shí)現(xiàn)該技術(shù)。特別是，我們更仔細(xì)地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸：1 通道和 16 通道，其中 1 通道用于普通主板，16 通道用于顯卡。連接器1 通道連接器有 36 個(gè)觸點(diǎn)，排列成兩排，每排 18 個(gè)觸點(diǎn)。這是俯視圖。在 36 個(gè)觸點(diǎn)中，只有 6 個(gè)對(duì)數(shù)據(jù)傳輸有用，其余是電源引腳和其他輔助信號(hào)。 6 個(gè)功能觸點(diǎn)以
關(guān)鍵字： FPGA PCI Express接口賽靈思

預(yù)估2024年第一季NAND Flash合約價(jià)平均季漲幅15~20%

據(jù)TrendForce集邦咨詢研究顯示，盡管適逢傳統(tǒng)淡季需求呈現(xiàn)下降趨勢(shì)，但為避免缺貨，買方持續(xù)擴(kuò)大NAND Flash產(chǎn)品采購(gòu)以建立安全庫(kù)存水位，而供應(yīng)商為減少虧損，對(duì)于推高價(jià)格勢(shì)在必行，預(yù)估2024年第一季NAND Flash合約價(jià)季漲幅約15~20%。值得注意的是，NAND Flash原廠為減少虧損而急拉價(jià)格漲幅，但由于短期內(nèi)漲幅過高，需求腳步卻跟不上，后續(xù)價(jià)格上漲仍需仰賴Enterprise SSD拉貨動(dòng)能恢復(fù)。2024年第一季供應(yīng)商的投產(chǎn)步伐不一，隨著部份供應(yīng)商產(chǎn)能利用率提早拉升
關(guān)鍵字： NAND Flash TrendForce

FPGA：PCI項(xiàng)目

FPGA 是功能強(qiáng)大的 PCI 開發(fā)平PCI 0 - 簡(jiǎn)單的PCI接口這是 PCI 代碼的一個(gè)示例。我們使用 PCI 寫入命令來(lái)控制 LED。寫“0”可關(guān)閉 LED，寫“1”可打開 LED！臺(tái)，這要?dú)w功于其可重新編程性和運(yùn)行速度。// Very simple PCI target// Just 3 flip-flops for the PCI logic, plus one to hold the state of an LEDmodule PCI(CLK, RSTn, FRAMEn, AD, CBE
關(guān)鍵字： FPGA PCI接口

FPGA：SD卡

SD 卡可輕松與 FPGA 連接。我們的SD卡項(xiàng)目分為兩部分：SD 卡 1 - FPGA 連接SD 卡可輕松與 FPGA 連接。它們有不同的尺寸（標(biāo)準(zhǔn)、迷你和微型），但在電氣上它們的工作方式相同。讓我們關(guān)注 micro-SD 卡，因?yàn)樗鼈兎浅Ｐ∏椰F(xiàn)在很受歡迎。Micro-SD 卡有 8 個(gè)針腳。首先，電源連接在引腳 4 和 6 上。然后，您需要 3 到 6 個(gè) FPGA 引腳連接，具體取決于您決定使用的操作模式。SPI模式在SPI模式下，DI/DO線是單向的。這意味著：無(wú)需在 DI/DO 上上拉命令（
關(guān)鍵字： FPGA SD卡

FPGA：JTAG接口

大多數(shù)FPGA都支持JTAG。JTAG 1 - 什么是JTAG？JTAG 是 1149 年代開發(fā)的 IEEE 標(biāo)準(zhǔn) （1.1980），用于解決電子板制造問題。如今，它更多地用作編程、調(diào)試和探測(cè)端口。但首先，讓我們看看JTAG的原始用途，邊界測(cè)試。邊界測(cè)試這是一個(gè)簡(jiǎn)單的電子板（也稱為“PCB”，意為“印刷電路板”），帶有兩個(gè) IC（“集成電路”）、一個(gè) CPU 和一個(gè) FPGA。典型的電路板可能有更多的IC。IC可以有很多引腳。因此，當(dāng)然，IC通過許多連接（PCB走線）連接在一起。我們?cè)谶@里只展示四個(gè)。
關(guān)鍵字： FPGA JTAG接口

FPGA約束、時(shí)序分析的概念介紹

時(shí)序約束的概念和基本策略時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過附加約束條件可以使綜合布線工具調(diào)整映射和布局布線過程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線工具輸入信號(hào)在時(shí)鐘之前什么時(shí)候準(zhǔn)備好，綜合布線工具就可以根據(jù)這個(gè)約束調(diào)整與IPAD相連的Logic Circuitry的綜合實(shí)現(xiàn)過程，使結(jié)果滿足FFS的建立時(shí)間要求。附加時(shí)序約束的一般策略是先附加
關(guān)鍵字： FPGA 約束時(shí)序

FPGA：EPP（增強(qiáng)型并行端口）

EPP 使與 PC 的通信變得快速而簡(jiǎn)單。在這里，我們使用Pluto-P FPGA板與支持EPP的PC進(jìn)行通信。EPP 1 - 什么是 EPP？EPP 是 IEEE 1284（并行端口標(biāo)準(zhǔn)）的一部分。IEEE 1284 還定義了 SPP 和 ECP，但 EPP 提供了兩者的優(yōu)點(diǎn)，即速度和簡(jiǎn)單性。EPP的主要特點(diǎn)是：通過并行端口提供雙向通信，即對(duì)連接到 PC 并行端口的外圍設(shè)備進(jìn)行讀寫的方式。事務(wù)是 8 位寬的，并且是原子的。主機(jī) （PC）始終是事務(wù)的發(fā)起者，讀取或?qū)懭?。沒有爆發(fā)的概念。您可以發(fā)
關(guān)鍵字： FPGA EPP 增強(qiáng)型并行端口

FPGA：SPI接口

SPI可以用作FPGA和其他芯片之間簡(jiǎn)單有效的通信方式。SPI 1 - 什么是SPI？SPI是一個(gè)簡(jiǎn)單的接口，允許一個(gè)芯片與一個(gè)或多個(gè)其他芯片進(jìn)行通信。它看起來(lái)如何？讓我們從一個(gè)簡(jiǎn)單的例子開始，其中只有兩個(gè)芯片必須一起通信。SPI 需要在兩個(gè)芯片之間使用 4 根線。如您所見，這些電線被稱為 SCK、MOSI、MISO 和 SSEL，其中一個(gè)芯片是“主芯片”，另一個(gè)芯片是“從芯片”。SPI基礎(chǔ)知識(shí)基本上：它是同步的。它是全雙工串行。它不是即插即用的。有一個(gè)（也只有一個(gè)）主站和一個(gè)或多個(gè)（或多個(gè)）從站。更多細(xì)
關(guān)鍵字： FPGA SPI接口