EEPW首頁(yè) >>
主題列表 >>
flash fpga
flash fpga 文章 進(jìn)入flash fpga技術(shù)社區(qū)
利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)USB 2.0通信接口
- 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的USB接口芯片，二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器，外部通過(guò)USB的PHY芯片來(lái)實(shí)現(xiàn)接口。
- 關(guān)鍵字： 外設(shè)通信接口 USB2.0 FPGA CY7C68013
基于FFT方法的音頻信號(hào)分析儀在FPGA上的實(shí)現(xiàn)
- 傳統(tǒng)的完全由單片機(jī)控制的音頻信號(hào)分析儀由于實(shí)時(shí)性差、穩(wěn)定性不好等缺點(diǎn)而無(wú)法得到廣泛應(yīng)用。本文設(shè)計(jì)的基于FFT方法的音頻信號(hào)分析儀，通過(guò)快速傅里葉變換（FFT）把被測(cè)的音頻信號(hào)由時(shí)域信號(hào)轉(zhuǎn)換為頻域信號(hào)，將其分解成分立的頻率分量，利用FPGA（EP2C8Q208C8N）實(shí)現(xiàn)FFT算法，由凌陽(yáng)單片機(jī)SPCE061A控制分析結(jié)果的顯示等人機(jī)交互接口功能。
- 關(guān)鍵字： FFT算法 音頻信號(hào)分析儀 FPGA
FPGA大型設(shè)計(jì)應(yīng)用的多時(shí)鐘設(shè)計(jì)策略闡述
- 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。
- 關(guān)鍵字： 亞穩(wěn)態(tài)性 多時(shí)鐘 FPGA
基于分層測(cè)試的Virtex系列FPGA互聯(lián)資源測(cè)試新方法
- 以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進(jìn)行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測(cè)試，這就從根本上減少了實(shí)際需要的測(cè)試配置圖形和最小配置次數(shù)。
- 關(guān)鍵字： 互聯(lián)資源 分層測(cè)試 FPGA
基于FPGA的超級(jí)電容充放電控制
- 由于超級(jí)電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過(guò)程中容易造成過(guò)充或過(guò)放現(xiàn)象，嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元，對(duì)電容進(jìn)行有效地充放電控制，防止過(guò)充或過(guò)放，提高超級(jí)電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
- 關(guān)鍵字： 超級(jí)電容 串聯(lián)均壓 FPGA
基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于NIOS II的開(kāi)發(fā)設(shè)計(jì)流程
- NIOS II使用NIOS II IDE集成開(kāi)發(fā)環(huán)境來(lái)完成整個(gè)軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計(jì)嵌入式系統(tǒng)時(shí)，通常會(huì)按照以下步驟。
- 關(guān)鍵字： 片上可編程系統(tǒng) SOPC FPGA NiosII
基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：Altera公司的NIOS II解決方案
- NIOS II是一個(gè)用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能。
- 關(guān)鍵字： Altera 片上可編程系統(tǒng) SOPC FPGA NiosII
基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案
- SoC即System On Chip，是片上系統(tǒng)簡(jiǎn)稱。它是IC設(shè)計(jì)與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來(lái)，在單個(gè)（或少數(shù)幾個(gè)）芯片上完成整個(gè)系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲(chǔ)器以及外圍電路等。
- 關(guān)鍵字： 片上可編程系統(tǒng) SOPC FPGA
flash fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
flash fpga電路
flash fpga相關(guān)帖子
flash fpga資料下載
flash fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473