<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          利用Xilinx FPGA和存儲器接口生成器簡化存儲器接口

          • FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能,在這種情況下,存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源,從而使接口設(shè)計變得更簡單、更可靠。盡管如此,I/
          • 關(guān)鍵字: Xilinx  FPGA  存儲器接口  生成器    

          基于IP模塊的PCI接口設(shè)計及FPGA實現(xiàn)

          • PCI局部總線不僅是目前最新的計算機(jī)總線,而且是一種兼容性最強(qiáng)、功能最全的計算機(jī)總線。它可同時支持多組外圍設(shè)備,而且不受制于處理器,為CPU及高速外圍設(shè)備提供高性能、高吞吐量、低延遲的數(shù)據(jù)通路。圖形用戶界面
          • 關(guān)鍵字: FPGA  PCI  IP模塊  接口設(shè)計    

          關(guān)于交換位技術(shù)如何改進(jìn)FPGA-PWM計數(shù)器性能

          • 簡單改變FPGA計數(shù)器規(guī)格使作為DAC功能PWM計數(shù)器的紋波降低。當(dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時,很可能選擇使用如圖1的PWM模塊和簡單低通濾波器。FPGA的輸出是固定頻率、計數(shù)器和數(shù)字比較器使占空比可變的典型波形
          • 關(guān)鍵字: FPGA-PWM  計數(shù)器  性能    

          淺談關(guān)于FPGA開發(fā)的基本流程

          • FPGA是可編程芯片,因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設(shè)備,軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。目前微電子技術(shù)已經(jīng)發(fā)展到
          • 關(guān)鍵字: FPGA  基本流程    

          淺析FPGA的基本特點及應(yīng)用

          • FPGA的基本特點1)采用FPGA設(shè)計ASIC電路(專用集成電路),用戶不需要投片生產(chǎn),就能得到合用的芯片。2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。3)FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。4)FPGA是ASIC電路中設(shè)計周期
          • 關(guān)鍵字: FPGA    

          FPGA工作原理及其簡介

          • FPGA工作原理FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念,內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內(nèi)部連線(Interconnect)三個部分。 現(xiàn)場可編
          • 關(guān)鍵字: FPGA  工作原理    

          Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

          • 1 引言近30年來,由于微電子學(xué)和計算機(jī)科學(xué)的迅速發(fā)展,給EDA(電子設(shè)計自動化)行業(yè)帶來了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后,電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式??梢哉f
          • 關(guān)鍵字: Verilog  FPGA  CPLD  HDL    

          在數(shù)字電路設(shè)計方案中DSP與FPGA的比較與選擇

          • 在數(shù)字電路設(shè)計方案中DSP與FPGA的比較與選擇,數(shù)字信號處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們設(shè)計數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。DSP和FPGA技術(shù)的發(fā)展使這一趨勢成為可能和必然。和計
          • 關(guān)鍵字: 比較  選擇  FPGA  DSP  電路設(shè)計  方案  數(shù)字  

          基于FPGA的正交相干檢波方法實現(xiàn)

          • 基于FPGA的正交相干檢波方法實現(xiàn),引言現(xiàn)代雷達(dá)普遍采用相參信號來進(jìn)行處理,而如何獲得高精度基帶數(shù)字正交(I,Q)信號是整個系統(tǒng)信號處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來得到I、Q信號,其正交性能一般為:幅度平衡在2%左右,相位正交誤
          • 關(guān)鍵字: 方法  實現(xiàn)  相干  正交  FPGA  基于  

          基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計

          • 基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計,引言本文探討在Virtex-5 FPGA中實現(xiàn)設(shè)計的一些難題,然后用一個項目作為示范來詳解充分利用其功能集的技法。設(shè)計過程包括幾個步驟,從針對應(yīng)用選擇適合的Virtex-5開始。為便于本文敘述,我們假定IP模塊已經(jīng)過匯編,并
          • 關(guān)鍵字: 系統(tǒng)  方案設(shè)計  監(jiān)視  音視頻  Virtex-5  FPGA  基于  

          在高清圖像處理中FPGA的作用

          • 在高清圖像處理中FPGA的作用,從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會,而OEM廠商之間為生產(chǎn)更有價格吸引力的系統(tǒng)而進(jìn)行的競爭也非常激烈。然而,正如許多其它技術(shù)轉(zhuǎn)變時所面臨的情況一樣,各個企業(yè)為競爭市場領(lǐng)導(dǎo)地位
          • 關(guān)鍵字: 作用  FPGA  圖像處理  高清  

          基于FPGA的抗SEU存儲器的設(shè)計實現(xiàn)

          • 基于FPGA的抗SEU存儲器的設(shè)計實現(xiàn),O 引言隨著我國航空航天事業(yè)的迅猛發(fā)展,衛(wèi)星的應(yīng)用越來越廣泛。然而,太空環(huán)境復(fù)雜多變,其中存在著各種宇宙射線與高能帶電粒子,它們對運行于其中的電子器件會產(chǎn)生各種輻射效應(yīng)。輻射效應(yīng)對電子器件的影響不可忽視
          • 關(guān)鍵字: 設(shè)計  實現(xiàn)  存儲器  SEU  FPGA  的抗  基于  

          基于AMBA架構(gòu)的SoC系統(tǒng)事務(wù)級建模簡介

          • 基于AMBA架構(gòu)的SoC系統(tǒng)事務(wù)級建模簡介,1.引言隨著集成電路制造技術(shù)的發(fā)展,VLSI 已經(jīng)進(jìn)入了SoC(System-on-Chip )片上系統(tǒng)時代。對于復(fù)雜的片上系統(tǒng)而言,系統(tǒng)驗證占整個設(shè)計時間的60%-70%,其中涉及到軟件與硬件的協(xié)同工作等等。傳統(tǒng)的系統(tǒng)驗證在RTL 級進(jìn)
          • 關(guān)鍵字: 事務(wù)  建模  簡介  系統(tǒng)  SoC  AMBA  架構(gòu)  基于  

          FPGA在微型投影儀中的應(yīng)用與設(shè)計

          • FPGA在微型投影儀中的應(yīng)用與設(shè)計,大小的便攜式視頻 圖1:微型投影儀使用示例。目前,由于微型投影儀的價格昂貴,因此難以在各行業(yè)中普遍使用,但隨著價格的下降,使用微型投影儀的消費類應(yīng)用將會大量涌現(xiàn),并且它將成為便捷、中等分辨率圖像顯示所普
          • 關(guān)鍵字: 設(shè)計  應(yīng)用  投影儀  微型  FPGA  

          基于FPGA的MELP混合線性碼激勵的系統(tǒng)框架介紹

          • 利用語音編碼技術(shù)可有效降低信息存儲量、提高信道利用率?;旌霞罹€性預(yù)測(MELP)語音編碼算法能在較低碼率下提供較高的語音質(zhì)量、自然度和清晰度,已成為美國國防部新的2.4 Kb/s的語音編碼標(biāo)準(zhǔn)。語音編碼技術(shù)在當(dāng)今
          • 關(guān)鍵字: FPGA  MELP  線性  激勵    
          共7929條 252/529 |‹ « 250 251 252 253 254 255 256 257 258 259 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();