<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga soc

fpga soc 文章進入fpga soc技術(shù)社區(qū)

基于FPGA的數(shù)據(jù)采集板設計與實現(xiàn)

基于FPGA的數(shù)據(jù)采集板設計與實現(xiàn),數(shù)據(jù)采集板作為雷達信號處理系統(tǒng)中的接收前端,必須面對越來越高的要求,為后續(xù)信號處理提供可靠的保證。將數(shù)據(jù)采集板獨立設計提高了通用性,降低了系統(tǒng)的研制時間,因此成為雷達信號處理系統(tǒng)設計的發(fā)展趨勢。采用ADC和F
關(guān)鍵字：實現(xiàn) 設計數(shù)據(jù)采集 FPGA 基于

一種新的混沌RNG的實現(xiàn)方案及FPGA實現(xiàn)

一種新的混沌RNG的實現(xiàn)方案及FPGA實現(xiàn),在SoC(System on Chip)廣泛應用的今天，如何設計一個基于Ic的RiNG就成為安全通信應用的急切需要。隨機噪聲源(如熱噪聲和發(fā)射噪聲)存在于IC中卻總是被人為地屏蔽掉了。因此，利用電路噪聲放大的商用RNG設計需要專門的
關(guān)鍵字：實現(xiàn) FPGA 方案混沌 RNG

基于FPGA的雷達數(shù)字脈沖壓縮技術(shù)

基于FPGA的雷達數(shù)字脈沖壓縮技術(shù),脈沖壓縮技術(shù)是指對雷達發(fā)射的寬脈沖信號進行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對回波寬脈沖信號進行脈沖壓縮處理后得到窄脈沖的實現(xiàn)過程。脈沖壓縮有效地解決了雷達作用距離與距離分辨率之間的矛
關(guān)鍵字：壓縮技術(shù) 脈沖數(shù)字 FPGA 雷達基于

System C特點及FPGA設計

System C特點及FPGA設計,一、概述　　

SYSTEM C 是由 Synospy Inc. 提出的，目前最新的版本為V2.0。它提出的目的就是以一種系統(tǒng)設計的思想進行系統(tǒng)設計。它將軟件算法與硬件實現(xiàn)很好的結(jié)合在一起，提高了整個系統(tǒng)設計的效率和正確性。
關(guān)鍵字：設計 FPGA 特點 System

標準單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

標準單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻1），使每塊芯片上的門電路數(shù)量變得越來越大。如果您的設計使用FPGA的嵌入式存儲器陣列和擴散式模擬及數(shù)字功能模塊，如DL
關(guān)鍵字： ASIC 結(jié)構(gòu)化權(quán)衡 FPGA 標準單元

FPGA Editor應用技巧

FPGA Editor應用技巧,工程師在設計過程中，經(jīng)常需要一定的創(chuàng)造力（你不妨稱之為數(shù)字管道膠帶）才能夠保證設計的順利完成。過去8年時間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Ed
關(guān)鍵字：應用技巧 Editor FPGA

Maxim推出完備的SoC、混和信號微控制器

　　Maxim推出MAXQ混和信號微控制器產(chǎn)品線的最新成員：完備的片上系統(tǒng)(SoC)、混和信號微控制器MAXQ7670A，器件集成精確測量小幅值差分模擬輸入信號所需的全部功能模塊。MAXQ7670A在之前推出的MAXQ7670基礎(chǔ)上，將混和信號測量的性能擴展至12位，電壓測量范圍可達微伏級，能夠用于多種類型的傳感器，例如：各向異性磁阻(AMR)傳感器。AMR傳感器在汽車或工業(yè)系統(tǒng)中通常用于線位移或角位移的非接觸檢測。　　MAXQ7670A僅占用5mm x 5mm的電路板空間，每個輸入通道具有片內(nèi)可編程
關(guān)鍵字： Maxim SoC

Xilinx發(fā)布Spartan-6 FPGA和Virtex-6 FPGA DSP開發(fā)套件

　　全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布推出三款新型開發(fā)套件，進一步提升數(shù)字信號處理開發(fā)人員的實力，幫助他們方便地應用 FPGA，進而實現(xiàn)最高信號處理性能，成本與功耗優(yōu)化，并通過協(xié)處理技術(shù)解決系統(tǒng)瓶頸。因為賽靈思目標設計平臺是與業(yè)界領(lǐng)先的分銷商、設計服務、工具和硬件合作伙伴密切合作推出的，因此，賽靈思DSP產(chǎn)品的新套件將可以為開發(fā)人員提供硬件、工具和參考設計，以確保打造出一款適合各種不同 DSP 應用的生產(chǎn)力高效的設計流程。　　賽靈思平臺解決
關(guān)鍵字：賽靈思 FPGA DSP

基于NiosⅡ的學習型遙控器設計

摘要：以Altera FPGA系列Cyclone EPlCl2Q240C8器件為載體，通過SoPC技術(shù)構(gòu)建嵌入式軟核NiosⅡ處理器平臺，運用Verilog HDL硬件描述語言設計等精度測量載波頻率IP核、紅外信號解調(diào)IP核、紅外編碼脈寬測量IP核和紅外發(fā)
關(guān)鍵字： FPGA I／O 電源仿真單片機

基于MATLAB在FPGA 算法上浮點定點轉(zhuǎn)換的實現(xiàn)

基于MATLAB在FPGA 算法上浮點定點轉(zhuǎn)換的實現(xiàn),浮點定點轉(zhuǎn)換是在 FPGA 上實現(xiàn)算法時最困難的地方（圖 1）。雖然 MATLAB 是一種強大的運算開發(fā)工具，但其許多優(yōu)點卻在浮點定點轉(zhuǎn)換過程中被降低了。例如，由于定點算術(shù)中精度較低，新的數(shù)學誤差被引入算法。您必須重
關(guān)鍵字：定點轉(zhuǎn)換實現(xiàn) 浮點算法 MATLAB FPGA 基于

基于FPGA的誘發(fā)電位儀系統(tǒng)設計

摘要：設計了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個誘發(fā)電位儀的總體設計，討論了FPGA作為主芯片的各模塊集成設計，在此基礎(chǔ)上論述了ADSl258模／教轉(zhuǎn)換芯片的特點并給出了其與FPGA的接口電路設計。該誘發(fā)電位
關(guān)鍵字： FPGA 誘發(fā)電位系統(tǒng)設計

FPGA芯片EPXA10在圖像處理中的應用

FPGA芯片EPXA10在圖像處理中的應用, 本文所介紹的圖像驅(qū)動和處理系統(tǒng)正是應用了EPXA10的這些特點，充分發(fā)揮了FPGA邏輯控制實現(xiàn)簡單、對大量數(shù)據(jù)做簡單處理速度快的優(yōu)勢以及ARM軟件編程靈活的特點。
1 內(nèi)嵌ARM核的FPGA芯片EPXA10及其主要特點
關(guān)鍵字：應用圖像處理 EPXA10 芯片 FPGA

利用FPGA加密芯片的抗DPA攻擊電路設計

利用FPGA加密芯片的抗DPA攻擊電路設計,0 引言
近年來，現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)由于其高性能、低價格、高開發(fā)速度、方便的編程方式等特點得到了廣泛的應用。但對FPGA進行DPA(Differential Power Analysis，差分功耗分
關(guān)鍵字：攻擊電路設計 DPA 芯片 FPGA 加密利用

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案,本文設計基于FPGA/MCU的光電式滾轉(zhuǎn)角測量儀，安裝于實驗轉(zhuǎn)臺上，實時輸出滾轉(zhuǎn)角度值，為彈體的滾轉(zhuǎn)角測量提供對照基準，并可與上位機進行通信，將數(shù)據(jù)傳送到主機中進行后續(xù)處理?！　∠到y(tǒng)整體方案　　滾轉(zhuǎn)角測量儀物
關(guān)鍵字：測量儀解決方案轉(zhuǎn)角光電 FPGA/MCU 技術(shù) 采用

FPGA低功耗設計注意事項

FPGA低功耗設計注意事項,FPGA的功耗高度依賴于用戶的設計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設計就是一種協(xié)調(diào)和平衡藝術(shù)，在進行低功耗器件的設計時，人們必須仔細權(quán)衡性能、易用性、成本、密度
關(guān)鍵字：注意事項設計功耗 FPGA

共7930條 356/529 |‹ « 354 355 356 357 358 359 360 361 362 363 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。創(chuàng)建詞條

fpga soc電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga soc相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
SoC設計：當NoC遇到緩存一致性
RDMA IP 設計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
SOC與MCU的區(qū)別和聯(lián)系
fpga控制w5500發(fā)不出廣播

fpga soc資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡數(shù)據(jù)傳輸存儲系統(tǒng)

fpga soc專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();