<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga soc

fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

直接數(shù)字頻率合成DDS原理及基于FPGA的實(shí)現(xiàn)

直接數(shù)字頻率合成技術(shù)(DirectDigitalSynthesis，DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的...
關(guān)鍵字： DDS FPGA 數(shù)字通信系統(tǒng)

PSTN短消息終端SoC系統(tǒng)的軟硬件設(shè)計(jì)

PSTN短消息終端SoC系統(tǒng)的軟硬件設(shè)計(jì),　　1 概述　　PSTN短消息終端SoC是為固定電話網(wǎng)短消息業(yè)務(wù)而設(shè)計(jì)的一種數(shù)字終端處理芯片。片上集成了微控制器、RAM、FSK/DTMF調(diào)制解調(diào)器、 LCD接口、鍵盤掃描、數(shù)據(jù)存儲(chǔ)器擴(kuò)展頁(yè)面尋址接口以及線路狀態(tài)控制接口;可以
關(guān)鍵字：軟硬件設(shè)計(jì) 系統(tǒng) SoC 短消息終端 PSTN

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn),　在數(shù)字信號(hào)處理領(lǐng)域，離散時(shí)間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號(hào)與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時(shí)域進(jìn)行卷積，卷積過程中所必須的大量乘法和
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 硬件高速 FPGA 基于

基于PCI Express總線的高速數(shù)據(jù)傳輸卡設(shè)計(jì)

關(guān)鍵字： PCI Express PEX8311 FPGA 接口

基于單片機(jī)和FPGA的位移測(cè)量裝置的設(shè)計(jì)

摘要：基于電感式傳感器測(cè)量磁芯位移的原理，以單片機(jī)和FPGA為控制中心，由DDS產(chǎn)生的正弦信號(hào)經(jīng)差分放大，并經(jīng)過差動(dòng)變壓器的差分耦合，對(duì)兩路輸出信號(hào)放大整流后，采集數(shù)據(jù)，對(duì)所得的數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)了磁芯位
關(guān)鍵字：傳感器 LCD 單片機(jī) FPGA

用CPLD實(shí)現(xiàn)嵌入式平臺(tái)上的實(shí)時(shí)圖像增強(qiáng)

用CPLD實(shí)現(xiàn)嵌入式平臺(tái)上的實(shí)時(shí)圖像增強(qiáng), 提出了在嵌入式平臺(tái)上用CPLD實(shí)現(xiàn)實(shí)時(shí)圖像增強(qiáng)算法的解決方案,并加以實(shí)現(xiàn)#65377;重點(diǎn)討論了經(jīng)過改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實(shí)現(xiàn)的具體方法,介紹了所采用的嵌入式平臺(tái)的總體結(jié)構(gòu)#65377;

通常,在擁有DSP或
關(guān)鍵字： DSP CPLD FPGA

實(shí)時(shí)視頻數(shù)據(jù)采集的FPGA實(shí)現(xiàn)

摘要：介紹一種在工礦監(jiān)視系統(tǒng)中采用FPGA實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)采集和顯示的設(shè)計(jì)方案。系統(tǒng)中采用FPGA和視頻解碼器實(shí)現(xiàn)了高速連續(xù)的視頻數(shù)據(jù)采集與處理。處理后的視頻信號(hào)通過VGA格式轉(zhuǎn)換，可以在現(xiàn)場(chǎng)VGA顯示器
關(guān)鍵字： FPGA 實(shí)時(shí)視頻數(shù)據(jù)采集

一種多光譜可見光遙感圖像壓縮系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論，將FPGA與專用壓縮芯片...
關(guān)鍵字：遙感圖像 JPEG2000 ADV212 FPGA

基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計(jì)

基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計(jì),摘要：為滿足寬帶雷達(dá)信號(hào)處理對(duì)處理速度和實(shí)時(shí)性的要求，提出一種基于4片ADSP-TS201S的DSP并行系統(tǒng)設(shè)計(jì)。通過分析比較3種ADSP-TS2 01S的并行處理結(jié)構(gòu)，結(jié)合實(shí)際需求，采用外部總線共享與鏈路口混合耦合的多DSP并
關(guān)鍵字： DSP FPGA

DDS原理及基于FPGA的實(shí)現(xiàn)

本文主要介紹了DDS的原理及通過FPGA來實(shí)現(xiàn)。
關(guān)鍵字： FPGA DDS 原理

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案

本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需...
關(guān)鍵字： CPLD 環(huán)形振蕩器 SoC

基于FPGA的卷積碼的編/譯碼器設(shè)計(jì)

卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1...
關(guān)鍵字： FPGA 卷積碼維特比軟件無線電

多光譜可見光遙感圖像壓縮系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論，將FPGA與專用壓縮芯片ADV212相結(jié) 合的空間遙感圖像壓縮方法。該系統(tǒng)設(shè)計(jì)采用ADV212，通過小波變換及熵編碼實(shí)現(xiàn)對(duì)大數(shù)據(jù)量的空間
關(guān)鍵字： RAM FPGA AD

一種基于FPGA的信道化接收機(jī)的研究與設(shè)計(jì)

現(xiàn)代電子戰(zhàn)場(chǎng)的電磁環(huán)境復(fù)雜多變，信號(hào)環(huán)境朝著密集化、復(fù)雜化、占用電磁頻譜寬帶化的方向發(fā)展。另一方面...
關(guān)鍵字：信道化接收機(jī) FPGA 信道化 ADC

短幀Turbo譯碼器的FPGA實(shí)現(xiàn)

短幀Turbo譯碼器的FPGA實(shí)現(xiàn),　　Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀
關(guān)鍵字：實(shí)現(xiàn) FPGA Turbo 短幀

共7930條 358/529 |‹ « 356 357 358 359 360 361 362 363 364 365 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。創(chuàng)建詞條

fpga soc電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga soc相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
SoC設(shè)計(jì)：當(dāng)NoC遇到緩存一致性
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
SOC與MCU的區(qū)別和聯(lián)系
fpga控制w5500發(fā)不出廣播

fpga soc資料下載

如何使用FPGA和PCI總線實(shí)現(xiàn)天文圖像實(shí)時(shí)采集與處理系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)

fpga soc專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();